【摘要】：進入21世紀以來，便攜式消費電子產(chǎn)品的種類越來越多，應用于其中的半導體存儲器的新品種也不斷涌現(xiàn)。其中非揮發(fā)性半導體存儲器以其更先進更適應于時代發(fā)展的特點成為主流。EEPROM存儲器(Electrically ErasableProgrammable Read-Only Memory)就是其中的代表。EEPROM使用單電源供電，使用上十分方便，在嵌入式IC卡市場及通訊系統(tǒng)中被大量應用。 論文的主要工作是實現(xiàn)完整的可復用的中小規(guī)模EEPROM IP的設計。論文首先研究了EEPROM存儲器的工作原理，完成了基準電壓源、電荷泵、靈敏放大器、EEPROM Cell單元等關鍵技術研究，利用Cadence公司的Virtuoso平臺對EEPROM的存儲陣列、行地址譯碼、列地址譯碼、時序電路、數(shù)據(jù)寄存器、地址寄存器等數(shù)字電路模塊以及高壓產(chǎn)生電路、靈敏放大器電路等模擬電路模塊進行了設計、仿真。 論文采用先整體規(guī)劃，再對各個電路分別進行設計的自上而下的方案，結合實驗室多年積累的模擬與數(shù)字電路設計方面的經(jīng)驗，完成了1K EEPROM IP存儲器電路級的設計，并對一部分關鍵電路模塊進行了物理版圖的設計。論文設計采用了CSMC（華潤上華）0.5μm CMOS工藝，設計的高壓產(chǎn)生電路能產(chǎn)生20V的穩(wěn)定電壓，升壓時間約220μs，能快速達到工作高壓。
[Abstract]:Since the beginning of the 21st century, there are more and more kinds of portable consumer electronics, and new varieties of semiconductor memory are also emerging. Among them, non-volatile semiconductor memory has become the mainstream because it is more advanced and suitable for the development of the times. EEPROM memory (Electrically ErasableProgrammable Read-Only Memory) is the representative of EEPROM. EEPROM uses single power supply and is very convenient to use. EEPROM is widely used in embedded IC card market and communication system. The main work of this paper is to realize the design of reusable small and medium-sized EEPROM IP. Firstly, the working principle of EEPROM memory is studied, and the key technologies such as reference voltage source, charge pump, sensitive amplifier, EEPROM Cell unit and so on are studied. The digital circuit modules such as EEPROM storage array, address decoding, column address decoding, sequential circuit, data register, address register and analog circuit modules such as high voltage generation circuit and sensitive amplifier circuit are designed and simulated by using Virtuoso platform of Cadence Company. In this paper, the top-down scheme of each circuit is designed first, and combined with the experience of analog and digital circuit design accumulated in the laboratory for many years, the circuit level design of 1K EEPROM IP memory is completed, and the physical layout of some key circuit modules is designed. In this paper, CSMC (China Resources Shanghua) 0.5 渭 m CMOS process is used in the design. The high voltage generation circuit can generate a stable voltage of 20V, the boost time is about 220 渭 s, and the working high voltage can be achieved quickly.
【學位授予單位】：哈爾濱工業(yè)大學
【學位級別】：碩士
【學位授予年份】：2013
【分類號】：TP333

【參考文獻】

相關期刊論文 前10條

1 姚亞峰;陳建文;黃載祿;;嵌入式系統(tǒng)中EEPROM接口及控制電路設計[J];半導體技術;2007年04期

2 程兆賢;戴宇杰;張小興;呂英杰;樊勃;;RFID中EEPROM時序及控制電路設計[J];微納電子技術;2008年11期

3 洪志良,韓興成,李興仁,付志軍,黃震,束克留;電可擦除存儲器單元的模型[J];半導體學報;1999年09期

4 黃飛鴻,鄭國祥,吳瑞;雙層多晶硅FLOTOX EEPROM特性的模擬和驗證[J];半導體學報;2003年06期

5 周昕杰;李蕾蕾;徐睿;于宗光;;深亞微米工藝EEPROM單元加固設計及輻照性能[J];東南大學學報(自然科學版);2011年03期

6 杜支華;陶宇峰;王曉玲;陳芳;;64kB電可擦除只讀存儲器研究與設計[J];電子與封裝;2009年03期

7 趙力;田海燕;周昕杰;;EEPROM單元抗輻射版圖設計技術[J];電子與封裝;2010年05期

8 廖專崇 ,黃俊義;存儲技術的現(xiàn)狀與未來[J];電子產(chǎn)品世界;2004年Z1期

9 邵虞;;半導體存儲器期待再創(chuàng)輝煌[J];電子產(chǎn)品世界;2007年05期

10 于宗光，許居衍，魏同立;EEPROM單元結構的變革及發(fā)展方向[J];固體電子學研究與進展;1996年03期

相關碩士學位論文 前9條

1 王藝燃;一種應用于DSP的Flash存儲器研究與設計[D];江南大學;2010年

2 李德;一款適用于RFID標簽芯片的 512bit EEPROM優(yōu)化設計[D];天津大學;2012年

3 吳昊;半導體存儲器設計與實現(xiàn)[D];哈爾濱工業(yè)大學;2006年

4 張帆;適用于RFID標簽芯片的EEPROM的優(yōu)化設計與實現(xiàn)[D];華中科技大學;2007年

5 馬繼榮;RFID CMOS標簽中部分關鍵電路研究[D];清華大學;2007年

6 陳瑞欣;0.18um低功耗串行EEPROM IP設計[D];復旦大學;2008年

7 馬飛;基于標準CMOS工藝的OTP存儲器的設計與研究[D];西安電子科技大學;2009年

8 余瓊;用于浮柵存儲器的電荷泵系統(tǒng)設計[D];華中科技大學;2008年

9 黃科杰;基于標準CMOS工藝的非易失性存儲器的研究[D];浙江大學;2006年

，

本文編號：2503905