【摘要】：片上多處理器系統(tǒng)的發(fā)展導(dǎo)致片上高速緩存的所占面積急劇增加,其對(duì)應(yīng)的泄露功耗也相應(yīng)增加。將高速緩存行劃分成3部分進(jìn)行控制,其中數(shù)據(jù)部分的訪問分為協(xié)議訪問和數(shù)據(jù)訪問兩部分,每部分支持多種工作模式來進(jìn)行管控。通過工作模式的切換對(duì)高速緩存的三部分進(jìn)行管控可以使漏過功耗平均減少76.78%,但相應(yīng)的性能損失最高會(huì)達(dá)到7.74%。由于性能損失較大,提出了一種改進(jìn)的高速緩存衰退的方法來優(yōu)化管控策略。這種策略不僅能夠把性能損失控制在3%以下,而且能夠保證平均能耗優(yōu)化達(dá)到近75%。
[Abstract]:The development of on-chip multiprocessor system leads to a sharp increase in the area of on-chip cache, and the corresponding leakage power consumption increases accordingly. The high speed cache line is divided into three parts to control, in which the access to the data part is divided into two parts: protocol access and data access, each part of which supports a variety of working modes to control. By switching the working mode to control the three parts of the cache, the average leakage power consumption can be reduced by 76.78%, but the corresponding performance loss will reach 7.74%. Because of the large performance loss, an improved cache decay method is proposed to optimize the management and control strategy. This strategy can not only control the performance loss below 3%, but also ensure the optimization of average energy consumption to nearly 75%.
【作者單位】： 電子科技大學(xué)通信與信息工程學(xué)院;
【分類號(hào)】：TP332

【相似文獻(xiàn)】

相關(guān)期刊論文 前10條

1 John Clyman ,伍穎文;雙處理幕后的結(jié)構(gòu)[J];個(gè)人電腦;1995年09期

2 黃濤;王晶;王克義;;一種降低末級(jí)高速緩存污染的分階段自適應(yīng)動(dòng)態(tài)插入策略[J];北京大學(xué)學(xué)報(bào)(自然科學(xué)版);2014年02期

3 ;“動(dòng)態(tài)高速緩存”有關(guān)問題解答[J];電腦;1995年01期

4 吳英杰,王曉東;高速緩存參數(shù)無關(guān)的高效算法[J];福建電腦;2003年12期

5 蔣勇;如何選配高速緩存?[J];電腦愛好者;1996年01期

6 ;回音[J];微電腦世界;1996年05期

7 章復(fù)嘉;實(shí)驗(yàn)儀上高速緩存的設(shè)計(jì)方法及實(shí)現(xiàn)[J];杭州電子工業(yè)學(xué)院學(xué)報(bào);2004年03期

8 Peter Bishop;;以高速緩存和片上閃存實(shí)現(xiàn)微控制器近似的確定性[J];今日電子;2006年09期

9 郇丹丹;李祖松;王劍;章隆兵;胡偉武;劉志勇;;快速地址計(jì)算的自適應(yīng)棧高速緩存[J];計(jì)算機(jī)研究與發(fā)展;2007年01期

10 鐘銳;方文楷;;嵌入式系統(tǒng)的高速緩存管理[J];電腦知識(shí)與技術(shù);2008年12期

相關(guān)會(huì)議論文 前1條

1 高欣;劉衡竹;張波濤;;高速緩存優(yōu)化研究與設(shè)計(jì)[A];第十五屆計(jì)算機(jī)工程與工藝年會(huì)暨第一屆微處理器技術(shù)論壇論文集（A輯）[C];2011年

相關(guān)重要報(bào)紙文章 前10條

1 ;顯卡術(shù)語(yǔ)釋義[N];電腦報(bào);2002年

2 廖移海;讓我們認(rèn)識(shí)電腦的“心臟”[N];工人日?qǐng)?bào);2000年

3 山東 李林;胴體掃描計(jì)算機(jī)死機(jī)的故障處理及分析[N];電子報(bào);2007年

4 ;升級(jí)到 IV+ UltraSPARC謝幕表演[N];網(wǎng)絡(luò)世界;2004年

5 鳴秦;走馬觀花[N];計(jì)算機(jī)世界;2002年

6 ;穩(wěn)定的架構(gòu) 優(yōu)化的機(jī)制[N];網(wǎng)絡(luò)世界;2001年

7 ;深挖資源潛力[N];中國(guó)計(jì)算機(jī)報(bào);2003年

8 ;需求與經(jīng)驗(yàn)的完美體現(xiàn) Power3 SMP高節(jié)點(diǎn)系統(tǒng)[N];計(jì)算機(jī)世界;2000年

9 IDG電訊;Intel擱置800MHz Xeon計(jì)劃[N];計(jì)算機(jī)世界;2000年

10 謝文硯;安騰2未來更強(qiáng)悍[N];中國(guó)計(jì)算機(jī)報(bào);2004年

相關(guān)博士學(xué)位論文 前2條

1 方磊;適用于多/眾核系統(tǒng)的智能目錄高速緩存[D];浙江大學(xué);2014年

2 隋秀峰;高性能微處理器中自適應(yīng)高速緩存管理策略研究[D];中國(guó)科學(xué)技術(shù)大學(xué);2010年

相關(guān)碩士學(xué)位論文 前6條

1 冷冰;基于路訪問軌跡和路休眠的高速緩存低功耗研究[D];浙江大學(xué);2012年

2 吳英杰;充分利用高速緩存的高效算法研究[D];福州大學(xué);2004年

3 梁靜;基于路預(yù)測(cè)訪問的低功耗高速緩存設(shè)計(jì)研究[D];浙江大學(xué);2012年

4 趙彩;基于混合糾錯(cuò)碼的可容錯(cuò)性高速緩存研究[D];浙江大學(xué);2015年

5 陳石坤;多核處理器中CACHE一致性協(xié)議研究和實(shí)現(xiàn)[D];國(guó)防科學(xué)技術(shù)大學(xué);2005年

6 孫傳偉;CPU-GPU融合架構(gòu)上共享Cache的動(dòng)態(tài)劃分技術(shù)[D];中國(guó)科學(xué)技術(shù)大學(xué);2015年

，

本文編號(hào)：2481560