【摘要】：隨著信息技術(shù)的快速發(fā)展,人們面臨的實時性信號處理要求越來越高,對高速數(shù)據(jù)的緩存和處理要求也越來越高。FPGA由于其設(shè)計靈活、可重構(gòu)性好等優(yōu)點,結(jié)合DDR2-SDRAM作為新一代存儲器,價格低廉,速度快并且容量大的優(yōu)點,因此被廣泛用于高速數(shù)據(jù)采集系統(tǒng)的研究和開發(fā)。 本文重點研究了基于FPGA與DDR2-SDRAM的高速實時數(shù)據(jù)緩存系統(tǒng)的設(shè)計與實現(xiàn)技術(shù)。其中核心內(nèi)容是DDR2-SDRAM控制器接口的實現(xiàn)。文中采用自頂向下的設(shè)計方法和模塊化的思想,并利用Verilog HDL語言完成了DDR2-SDRAM控制器接口的每個模塊,并利用modelsimv6.6對每個模塊進行了仿真驗證。仿真結(jié)果表明,本文設(shè)計的DDR2-SDRAM控制器在工作時鐘頻率為195Mhz時,不僅正確讀寫數(shù)據(jù)而且傳輸速度達到24.96Gb/s,完全滿足設(shè)計的功能需求和設(shè)計的實時性要求,除此之外,仿真波形延時量也很小。另外,由于傳輸速度快,本文提出的技術(shù)方案的最大優(yōu)點就是可以應(yīng)用于各種需要快速而準確的實時傳輸圖像信息的場合。
[Abstract]:......
【學位授予單位】：南京郵電大學
【學位級別】：碩士
【學位授予年份】：2012
【分類號】：TP333;TN791

【參考文獻】

相關(guān)期刊論文 前9條

1 馬海潮;超高速數(shù)據(jù)采集技術(shù)發(fā)展現(xiàn)狀[J];測試技術(shù)學報;2003年04期

2 何沃林;;高速數(shù)據(jù)采集系統(tǒng)的關(guān)鍵技術(shù)[J];硅谷;2011年13期

3 劉冠男;歐明雙;宋何娟;;DDR2 SDRAM控制器的設(shè)計及FPGA驗證[J];中國集成電路;2010年04期

4 王令培;茅玉龍;楊天慧;王志凌;;基于FPGA的DDR2 SDRAM接口信號完整性設(shè)計與驗證[J];雷達與對抗;2009年02期

5 徐欣;周舟;李楠;孫兆林;;基于DDR2 SDRAM的高速大容量異步FIFO的設(shè)計與實現(xiàn)[J];中國測試;2009年06期

6 庾志衡;葉俊明;鄧迪文;;基于FPGA與DDR2 SDRAM的大容量異步FIFO緩存設(shè)計[J];微型機與應(yīng)用;2011年04期

7 趙天云,王洪迅,郭雷,畢篤彥;DDR2 SDRAM控制器的設(shè)計與實現(xiàn)[J];微電子學與計算機;2005年03期

8 劉興旺,沈緒榜;一種片上系統(tǒng)(SOC)時鐘同步設(shè)計方法[J];微電子學與計算機;2005年09期

9 張龍;李鵬飛;賀小偉;;基于TMS320F2812高速數(shù)據(jù)采集系統(tǒng)的設(shè)計與實現(xiàn)[J];西安工程科技學院學報;2007年02期

相關(guān)碩士學位論文 前4條

1 李福樂;高速數(shù)據(jù)采集和目標識別理論及技術(shù)研究[D];西安電子科技大學;1999年

2 程松林;基于PCI總線的高速數(shù)據(jù)采集卡設(shè)計[D];武漢理工大學;2006年

3 陳龍;基于DDR2的DSO大容量存儲研究[D];電子科技大學;2009年

4 程旭;基于FPGA和USB2.0的數(shù)據(jù)采集系統(tǒng)的設(shè)計[D];西安科技大學;2010年

，

本文編號：2465262