【摘要】：隨著信息技術(shù)的快速發(fā)展,人們面臨的實(shí)時(shí)性信號(hào)處理要求越來越高,對(duì)高速數(shù)據(jù)的緩存和處理要求也越來越高。FPGA由于其設(shè)計(jì)靈活、可重構(gòu)性好等優(yōu)點(diǎn),結(jié)合DDR2-SDRAM作為新一代存儲(chǔ)器,價(jià)格低廉,速度快并且容量大的優(yōu)點(diǎn),因此被廣泛用于高速數(shù)據(jù)采集系統(tǒng)的研究和開發(fā)。 本文重點(diǎn)研究了基于FPGA與DDR2-SDRAM的高速實(shí)時(shí)數(shù)據(jù)緩存系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)技術(shù)。其中核心內(nèi)容是DDR2-SDRAM控制器接口的實(shí)現(xiàn)。文中采用自頂向下的設(shè)計(jì)方法和模塊化的思想,并利用Verilog HDL語言完成了DDR2-SDRAM控制器接口的每個(gè)模塊,并利用modelsimv6.6對(duì)每個(gè)模塊進(jìn)行了仿真驗(yàn)證。仿真結(jié)果表明,本文設(shè)計(jì)的DDR2-SDRAM控制器在工作時(shí)鐘頻率為195Mhz時(shí),不僅正確讀寫數(shù)據(jù)而且傳輸速度達(dá)到24.96Gb/s,完全滿足設(shè)計(jì)的功能需求和設(shè)計(jì)的實(shí)時(shí)性要求,除此之外,仿真波形延時(shí)量也很小。另外,由于傳輸速度快,本文提出的技術(shù)方案的最大優(yōu)點(diǎn)就是可以應(yīng)用于各種需要快速而準(zhǔn)確的實(shí)時(shí)傳輸圖像信息的場(chǎng)合。
[Abstract]:......
【學(xué)位授予單位】：南京郵電大學(xué)
【學(xué)位級(jí)別】：碩士
【學(xué)位授予年份】：2012
【分類號(hào)】：TP333;TN791

【參考文獻(xiàn)】

相關(guān)期刊論文 前9條

1 馬海潮;超高速數(shù)據(jù)采集技術(shù)發(fā)展現(xiàn)狀[J];測(cè)試技術(shù)學(xué)報(bào);2003年04期

2 何沃林;;高速數(shù)據(jù)采集系統(tǒng)的關(guān)鍵技術(shù)[J];硅谷;2011年13期

3 劉冠男;歐明雙;宋何娟;;DDR2 SDRAM控制器的設(shè)計(jì)及FPGA驗(yàn)證[J];中國集成電路;2010年04期

4 王令培;茅玉龍;楊天慧;王志凌;;基于FPGA的DDR2 SDRAM接口信號(hào)完整性設(shè)計(jì)與驗(yàn)證[J];雷達(dá)與對(duì)抗;2009年02期

5 徐欣;周舟;李楠;孫兆林;;基于DDR2 SDRAM的高速大容量異步FIFO的設(shè)計(jì)與實(shí)現(xiàn)[J];中國測(cè)試;2009年06期

6 庾志衡;葉俊明;鄧迪文;;基于FPGA與DDR2 SDRAM的大容量異步FIFO緩存設(shè)計(jì)[J];微型機(jī)與應(yīng)用;2011年04期

7 趙天云,王洪迅,郭雷,畢篤彥;DDR2 SDRAM控制器的設(shè)計(jì)與實(shí)現(xiàn)[J];微電子學(xué)與計(jì)算機(jī);2005年03期

8 劉興旺,沈緒榜;一種片上系統(tǒng)(SOC)時(shí)鐘同步設(shè)計(jì)方法[J];微電子學(xué)與計(jì)算機(jī);2005年09期

9 張龍;李鵬飛;賀小偉;;基于TMS320F2812高速數(shù)據(jù)采集系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)[J];西安工程科技學(xué)院學(xué)報(bào);2007年02期

相關(guān)碩士學(xué)位論文 前4條

1 李福樂;高速數(shù)據(jù)采集和目標(biāo)識(shí)別理論及技術(shù)研究[D];西安電子科技大學(xué);1999年

2 程松林;基于PCI總線的高速數(shù)據(jù)采集卡設(shè)計(jì)[D];武漢理工大學(xué);2006年

3 陳龍;基于DDR2的DSO大容量存儲(chǔ)研究[D];電子科技大學(xué);2009年

4 程旭;基于FPGA和USB2.0的數(shù)據(jù)采集系統(tǒng)的設(shè)計(jì)[D];西安科技大學(xué);2010年

，

本文編號(hào)：2465262