【摘要】：隨著處理器結(jié)構(gòu)的日益復雜使得對處理器功能進行有效驗證變得越來越重要和關(guān)鍵。本項目組面向工程與科學計算，基于混合計算思想設(shè)計了一款高效能多核協(xié)處理器-ESCA（Engineering and Scientific Computing Accelerator）。ESCA處理器采用SIMD/Vector/Sub-word等技術(shù)實現(xiàn)高效能，作為協(xié)處理器對應用中的計算密集型任務進行加速。本課題主要圍繞高效能計算協(xié)處理器ESCA驗證關(guān)鍵技術(shù)的研究及其實現(xiàn)展開。 本文首先介紹ESCA的體系結(jié)構(gòu)，包括計算陣列、控制內(nèi)核、存儲組織、總線接口等硬件結(jié)構(gòu)，然后闡述了ESCA處理器的指令集結(jié)構(gòu)，為更好地了解驗證對象、制定驗證方案以及后續(xù)驗證方法映射的敘述打下基礎(chǔ)。 其次，本文研究探討了邊界值驗證、等價類驗證和基于決策表的驗證三大功能驗證方法，并提出了綜合驗證方法。首先根據(jù)待測功能單元輸入變量間是否存在依賴關(guān)系、是否遵從單故障假設(shè)以及是否存在大量的異常處理，其次通過基準驗證方法與輔助驗證方法結(jié)合的綜合驗證方法，，產(chǎn)生出最符合待測單元特性的驗證案例集。 在此基礎(chǔ)之上，本文采用軟硬件協(xié)同驗證方法，對芯片功能驗證的平臺搭建和工作流程進行了介紹。并通過IALU、FMAC、DMA功能單元驗證案例產(chǎn)生的過程，說明了邊界值驗證、等價類驗證、決策表驗證方法以及綜合驗證法的應用過程。 最后介紹了ESCA其他功能單元綜合驗證法的選擇實例和采用的覆蓋率工具，并從覆蓋率和驗證規(guī)模兩方面給出了ESCA驗證工作的評測結(jié)果。ESCA處理器設(shè)計進行了硅原型實現(xiàn)，驗證成功，工作頻率為250MHz，總面積為17676582.00μm~2。
[Abstract]:......
【學位授予單位】：華中科技大學
【學位級別】：碩士
【學位授予年份】：2013
【分類號】：TP332

【參考文獻】

相關(guān)期刊論文 前3條

1 饒金理;吳丹;陳攀;董冕;鄧承諾;戴葵;鄒雪城;;基于ESCA系統(tǒng)的層次化顯式訪存機制研究[J];計算機工程;2011年22期

2 董冕;吳丹;饒金理;黃威;戴葵;鄒雪城;;高性能子字并行運算單元的設(shè)計與實現(xiàn)[J];計算機工程;2012年16期

3 黃永勤;朱英;巨鵬錦;吳志勇;陳誠;;“申威-1號”高性能微處理器的功能驗證[J];軟件學報;2009年04期

本文編號：2463609