【摘要】：隨著LTE、4G無線通信、高清視頻編解碼、圖像匹配、雷達信號處理等高性能計算應(yīng)用的不斷涌現(xiàn)，標量單核處理器難以滿足這類應(yīng)用的高密度實時計算需求，向量多核體系結(jié)構(gòu)成為當前處理器設(shè)計的主流。但是，基于向量多核處理器的算法實現(xiàn)在并行編程、存儲管理等方面面臨巨大挑戰(zhàn)，如何高效地開發(fā)向量多核處理器的多級并行性成為當前的研究熱點。 YHFT-Matrix是國防科學(xué)技術(shù)大學(xué)自主研發(fā)的一款面向軟件無線電的高性能向量多核處理器；而FFT/IFFT是LTE、4G無線通信技術(shù)中OFDM調(diào)制解調(diào)、MIMO信道估計等應(yīng)用的核心算法，因此，面向YHFT-Matrix的向量多核體系結(jié)構(gòu)特點，研究高效的FFT/IFFT向量化設(shè)計與實現(xiàn)方法具有重要的理論意義和應(yīng)用價值。 本文的主要工作包括： （1）針對單核YHFT-Matrix的向量數(shù)據(jù)訪問、處理和混洗網(wǎng)絡(luò)等體系結(jié)構(gòu)特點，分別提出高效的基2、基3、基4和基5FFT的向量化方法，該方法利用FFT算法的內(nèi)在并行性，能夠充分挖掘YHFT-Matrix的指令級、數(shù)據(jù)級和多核多級并行性。實驗結(jié)果表明，這些算法均取得了較高的計算性能和加速比，其中2K點基2FFT計算時間為2985拍，相對同頻率下的TIC62xx，加速比為15.3；64K點基4FFT計算時間為91643拍，相對同頻率下的TIC62xx，，加速比為14.48； （2）在上述的基礎(chǔ)上，進一步提出一種實現(xiàn)混合基FFT的向量化方法，實驗結(jié)果表明，1200點混合基FFT計算時間為1982拍，取得了較高的計算性能； （3）針對四核YHFT-Matrix的SDP硬件同步和Qlink大塊數(shù)據(jù)傳輸?shù)亩嗪藬?shù)據(jù)通信特點，提出一種實現(xiàn)四核并行的基2FFT的向量化方法，實驗結(jié)果表明，64K點四核并行基2FFT的計算時間為46953拍，與YHFT-Matrix單核相比，加速比為2.58，取得了較高的性能加速比； （4）綜合實現(xiàn)了一個包含F(xiàn)FT、位反序、信道估計、MIMO均衡和IFFT核心算法的OFDM接收端應(yīng)用系統(tǒng)，實驗結(jié)果表明，該系統(tǒng)取得了較高的計算性能，每個子幀的計算時間為234us，完全滿足LTE所要求的1ms的時間需求。
[Abstract]:With the development of high-performance computing applications such as LTE,4G wireless communication, high-definition video codec, image matching, radar signal processing and so on, scalar single-core processors are difficult to meet the high-density real-time computing needs of such applications. Vector multi-core architecture has become the mainstream of current processor design. However, the implementation of algorithms based on vector multicore processors faces great challenges in parallel programming and memory management. How to efficiently develop multilevel parallelism of vector multicore processors has become a hot research topic. YHFT-Matrix is a high performance vector multicore processor for software radio developed by the National Defense University of Science and Technology. FFT/IFFT is the core algorithm of OFDM modulation and demodulation, MIMO channel estimation and so on in LTE,4G wireless communication technology. Therefore, the YHFT-Matrix-oriented vector multi-core architecture is characterized. The research on efficient FFT/IFFT vectorization design and implementation method has important theoretical significance and application value. The main work of this paper is as follows: (1) aiming at the architecture characteristics of single core YHFT-Matrix, such as vector data access, processing and shuffling network, the efficient vectorization methods of radix 2, 3, 4 and 5 FFT are proposed, respectively. This method makes use of the inherent parallelism of FFT algorithm, and can fully mine the instruction level, data level and multi-core multilevel parallelism of YHFT-Matrix. Experimental results show that these algorithms have high computational performance and speedup, in which the calculation time of 2K-point-based 2FFT is 2985 beats, and the relative TIC62xx, speedup at the same frequency is 15.3. The calculation time of 64K point-based 4FFT is 91643 beats, and the TIC62xx, acceleration ratio at the same frequency is 14.48. (2) on the basis of the above, a vectorization method for the implementation of mixed-base FFT is proposed. The experimental results show that the calculation time of 1200-point mixed-base FFT is 1982 beat, and high computational performance is obtained. (3) aiming at the characteristics of SDP hardware synchronization of quad-core YHFT-Matrix and multi-core data communication of Qlink bulk data transmission, a vectorization method for realizing four-core parallel radix-2 FFT is proposed. The experimental results show that: The calculation time of 64K point four-core parallel basis 2FFT is 46953 beat, compared with YHFT-Matrix single core, the speedup is 2.58, and the performance speedup is higher. (4) A OFDM receiver application system which includes FFT, bit inversion, channel estimation, MIMO equalization and IFFT core algorithm is implemented. The experimental results show that the system achieves high computational performance. The calculation time of each subframe is 234us, which fully meets the time requirement of 1ms required by LTE.
【學(xué)位授予單位】：國防科學(xué)技術(shù)大學(xué)
【學(xué)位級別】：碩士
【學(xué)位授予年份】：2012
【分類號】：TP332;TN929.5

【共引文獻】

相關(guān)期刊論文 前10條

1 王恒娜;訪問局部性原理在Cache系統(tǒng)優(yōu)化及設(shè)計中的應(yīng)用[J];安徽師范大學(xué)學(xué)報(自然科學(xué)版);2004年04期

2 宋靜,姚晟;計算機性能評價與測試的主觀誤區(qū)研究[J];安慶師范學(xué)院學(xué)報(自然科學(xué)版);2005年01期

3 湯偉;黃永燦;;單芯片多處理器中Cache一致性的分析[J];安陽師范學(xué)院學(xué)報;2009年02期

4 戴振華;紀海林;徐運濤;;ZOOM-FFT算法在數(shù)字音頻分析儀中的實現(xiàn)[J];兵工自動化;2007年10期

5 甘明剛;潘峰;蔡濤;;基于協(xié)調(diào)粒子群算法的無限沖激響應(yīng)濾波器優(yōu)化設(shè)計[J];兵工學(xué)報;2010年10期

6 林明華;項霞;王輝;;打樁錘擊次數(shù)的時域識別[J];測繪工程;2008年03期

7 徐道一;張海峰;韓延本;尹志強;李保利;姚益民;;陸相沉積的天文地層研究方法簡介——以井下地層為例[J];地層學(xué)雜志;2007年S2期

8 包得海;火克華;;“Cache-主存”和“主存-輔存”存儲層次的對比分析[J];電腦學(xué)習(xí);2010年06期

9 莫乾坤 ,徐元欣 ,程方;基于RISC技術(shù)的8位微控制器設(shè)計[J];單片機與嵌入式系統(tǒng)應(yīng)用;2004年05期

10 陳普躍;潘克修;;基于FPGA的32Kbit/s CVSD語音編解碼器的實現(xiàn)[J];電聲技術(shù);2007年09期

相關(guān)會議論文 前4條

1 陳經(jīng)野;吳巨紅;張開圣;陳曾平;張銀福;;一種共享存儲式SOPC并行系統(tǒng)的設(shè)計與實現(xiàn)[A];全國第一屆信號處理學(xué)術(shù)會議暨中國高科技產(chǎn)業(yè)化研究會信號處理分會籌備工作委員會第三次工作會議�？痆C];2007年

2 馮國柱;陳吉華;宋芳芳;張子杰;;高速多端口寄存器文件的可測性設(shè)計[A];第十五屆計算機工程與工藝年會暨第一屆微處理器技術(shù)論壇論文集（A輯）[C];2011年

3 Wenqiang Guo;Qiang Zhou;Yongyan Hou;Zoe Zhu;Jingjing Yang;Baorong Zhang;;Early Classification for Bearing Faults of Rotating Machinery Based on MFES and Bayesian Network[A];第25屆中國控制與決策會議論文集[C];2013年

4 Zhu Jin;Luo Jun;Zhang Shuang;;The Design and Implementation of FFT Algorithm Based on The Xilinx FPGA IP Core[A];2012年計算機應(yīng)用與系統(tǒng)建模國際會議論文集[C];2012年

相關(guān)博士學(xué)位論文 前10條

1 何義;流體系結(jié)構(gòu)指令管理及系統(tǒng)虛擬化仿真技術(shù)研究[D];國防科學(xué)技術(shù)大學(xué);2010年

2 伍湘君;GRAPES高分辨率氣象數(shù)值預(yù)報模式并行計算關(guān)鍵技術(shù)研究[D];國防科學(xué)技術(shù)大學(xué);2011年

3 郭御風(fēng);面向多核微處理器芯片的高效能I/O體系結(jié)構(gòu)及其實現(xiàn)技術(shù)[D];國防科學(xué)技術(shù)大學(xué);2010年

4 宋輝;量子計算機體系結(jié)構(gòu)及模擬技術(shù)的研究與實現(xiàn)[D];中國人民解放軍國防科學(xué)技術(shù)大學(xué);2003年

5 車永剛;科學(xué)計算程序性能分析與優(yōu)化關(guān)鍵技術(shù)研究[D];國防科學(xué)技術(shù)大學(xué);2004年

6 姜晶菲;可重構(gòu)密碼處理結(jié)構(gòu)的研究與設(shè)計[D];國防科學(xué)技術(shù)大學(xué);2004年

7 沈立;動態(tài)VLIW體系結(jié)構(gòu)關(guān)鍵技術(shù)研究與實現(xiàn)[D];國防科學(xué)技術(shù)大學(xué);2003年

8 侯方勇;存儲系統(tǒng)數(shù)據(jù)機密性與完整性保護的關(guān)鍵技術(shù)研究[D];國防科學(xué)技術(shù)大學(xué);2005年

9 倪曉強;通用并行向量密碼處理器研究[D];國防科學(xué)技術(shù)大學(xué);2005年

10 蔣春芳;信息作戰(zhàn)環(huán)境下信息系統(tǒng)安全體系結(jié)構(gòu)若干問題研究[D];華中科技大學(xué);2005年

相關(guān)碩士學(xué)位論文 前10條

1 姚興林;基于虛擬儀器的螺旋型旋耕埋草刀輥轉(zhuǎn)矩測試系統(tǒng)研究[D];華中農(nóng)業(yè)大學(xué);2010年

2 杜穩(wěn)穩(wěn);風(fēng)力發(fā)電機組振動狀態(tài)監(jiān)測與故障診斷[D];華東理工大學(xué);2011年

3 王海娟;FPGA在雷達信號處理中的應(yīng)用及誤差分析[D];西安電子科技大學(xué);2011年

4 韓振江;基于PowerPC片上高速緩存的設(shè)計[D];西安電子科技大學(xué);2011年

5 康穎;支持異構(gòu)并行多處理器的SRAM控制接口模塊的設(shè)計研究[D];西安電子科技大學(xué);2011年

6 賈亞科;模擬CMOS溫度傳感器的設(shè)計[D];西安電子科技大學(xué);2011年

7 王重陽;單、雙、擴展精度自適應(yīng)浮點乘、除和開方運算單元的實現(xiàn)[D];華北電力大學(xué)（北京）;2011年

8 高金華;基于多核的任務(wù)調(diào)度研究與實現(xiàn)[D];中南大學(xué);2010年

9 繆露鵬;PCI Express端點IP核設(shè)計[D];電子科技大學(xué);2011年

10 程子傲;流媒體分類播放技術(shù)研究與設(shè)計[D];遼寧大學(xué);2011年

本文編號：2452262