【摘要】：飛行試驗在飛行器的設計制造過程中是非常重要的一個環(huán)節(jié)。在飛行試驗中,各種狀態(tài)參數(shù)信號需要實時記錄,通過分析數(shù)據(jù)來對飛行器的性能和技術指標進行評估和改進。并且飛行過程中試驗環(huán)境復雜惡劣,這對記錄數(shù)據(jù)的高速數(shù)據(jù)記錄儀的設計提出了很高的要求。本文通過細致分析高速數(shù)據(jù)記錄儀的需求,對國內(nèi)外現(xiàn)狀進行調(diào)研,給出了高速數(shù)據(jù)記錄儀的設計方案,并對其中關鍵的硬件模塊、軟件結構和關鍵要點進行了進一步的說明。設計采用TI公司的一對串化解串芯片來實現(xiàn)LVDS(Low Voltage Differential Signal)信號的收發(fā),在鏈路中間添加電纜均衡器,采取設計手段隔離信號地和參考地,使用兩路獨立SMA(SMall A-type)接口實現(xiàn)阻抗匹配,使得LVDS傳輸距離提高至10m以上。數(shù)據(jù)串行傳輸速率最高達到300Mbps。設計中采用2片F(xiàn)PGA控制2套硬件存儲電路,增加信息記錄和索引模塊,設計前端高速緩存電路,實現(xiàn)高速數(shù)據(jù)讀取。并對如何實現(xiàn)FPGA間數(shù)據(jù)通訊協(xié)同,進行了說明。設計采用Micron公司的單片32GB的SLC(Single Level Cell)型NANDFlash作為存儲介質(zhì),8片并聯(lián)組成陣列實現(xiàn)256GB存儲。2片一組共四組,實時存儲速率達到50MB/s,滿足最高數(shù)據(jù)傳輸速率和數(shù)據(jù)容量的需求。高速數(shù)據(jù)記錄儀的設計符合技術指標,并且通過了環(huán)境試驗驗證,在暗室測試、水平掛飛、高速俯沖以及飛行試驗中,各項性能指標正常,數(shù)據(jù)記錄可靠,滿足使用流程要求。
[Abstract]:Flight test is a very important part in the design and manufacture of aircraft. In flight test, the signals of various state parameters need to be recorded in real time, and the performance and technical indexes of the aircraft are evaluated and improved by analyzing the data. And the test environment is complex and bad during flight, which requires the design of high speed data recorder to record data. By analyzing the demand of high speed data recorder and investigating the present situation at home and abroad, the design scheme of high speed data recorder is given in this paper, and the key hardware module, software structure and key points are further explained. In this paper, a pair of serial chips of TI Company are used to realize the transceiver of LVDS (Low Voltage Differential Signal) signal, the cable equalizer is added in the middle of the link, and the design method is adopted to isolate the signal ground and reference ground. Two independent SMA (SMall A-type) interfaces are used to realize impedance matching, which increases the transmission distance of LVDS to more than 10 m. The data serial transmission rate is up to 300 Mbps. In the design, two sets of hardware storage circuits are controlled by two pieces of FPGA, the information recording and indexing modules are added, the front-end cache circuit is designed, and the high-speed data reading is realized. And how to realize the data communication cooperation between FPGA is explained. In this paper, Micron's 32GB SLC (Single Level Cell) NANDFlash is used as storage medium, and 8 parallel arrays are used to realize 256GB storage. Two pieces are divided into four groups, and the real time storage rate is 50 MB / s. To meet the maximum data transmission rate and data capacity requirements. The design of the high-speed data recorder accords with the technical specifications, and has passed the environmental test verification. In the dark room test, the horizontal hanging flight, the high speed dive and the flight test, each performance index is normal, the data record is reliable, meets the use flow request.
【學位授予單位】：哈爾濱工業(yè)大學
【學位級別】：碩士
【學位授予年份】：2018
【分類號】：V217;TP333

【參考文獻】

相關期刊論文 前6條

1 賈亮;王真真;馬興;趙璐;;基于FPGA高速數(shù)據(jù)采集與存儲系統(tǒng)的設計[J];計算機測量與控制;2015年11期

2 吳洪成;潘琪;;高可靠固態(tài)存儲模塊的實現(xiàn)與應用[J];計算機時代;2015年09期

3 李超;呂曉龍;;基于FPGA的高速圖像數(shù)據(jù)存儲系統(tǒng)[J];應用科技;2015年02期

4 任勇峰;張凱華;程海亮;;基于FPGA的高速數(shù)據(jù)采集存儲系統(tǒng)設計[J];電子器件;2015年01期

5 宋琪;李姍;朱巖;;針對Flash存儲特性的航天器大容量固態(tài)存儲技術[J];電子設計工程;2015年04期

6 李華;王文英;;高速大容量存儲系統(tǒng)設計[J];電子元器件應用;2009年05期

相關碩士學位論文 前10條

1 劉寶文;基于eMMC的高速大容量存儲卡研制[D];哈爾濱工業(yè)大學;2015年

2 李晴;高速大容量NAND FLASH存儲系統(tǒng)的設計與實現(xiàn)[D];北京理工大學;2015年

3 王懷志;具有1553B監(jiān)聽功能的數(shù)據(jù)采集記錄器研制[D];哈爾濱工業(yè)大學;2014年

4 劉云峰;雷達信號采集及處理系統(tǒng)的研制[D];哈爾濱工業(yè)大學;2013年

5 胡建剛;高速數(shù)據(jù)存儲器研制[D];哈爾濱工業(yè)大學;2013年

6 賈源泉;基于NAND FLASH的多路并行存儲系統(tǒng)的研究與實現(xiàn)[D];國防科學技術大學;2011年

7 劉通;微波雷達測試系統(tǒng)研制[D];哈爾濱工業(yè)大學;2010年

8 徐紅偉;高速數(shù)據(jù)采集記錄裝置研制[D];哈爾濱工業(yè)大學;2010年

9 周雙喜;基于FPGA的高速數(shù)據(jù)記錄系統(tǒng)的研究[D];電子科技大學;2010年

10 李曉娟;基于FPGA的高速數(shù)據(jù)記錄系統(tǒng)的研究[D];中國科學院研究生院（西安光學精密機械研究所）;2007年

，

本文編號：2418250