發(fā)布時(shí)間：2018-11-26 11:18

【摘要】：系統(tǒng)吞吐量是處理器性能的重要衡量標(biāo)準(zhǔn),而通常其往往受CPU的機(jī)能所限制。有研究表明快速存儲(chǔ)器芯片和下一個(gè)最快的速度等級(jí)之間的價(jià)格差異可以高達(dá)50%或100%,然而存儲(chǔ)器只能獲得額外的20%的速度,不幸的是CPU的速度并不能得到相應(yīng)的提升。所以為了開發(fā)一種高性價(jià)比的DSP處理器,Cache的設(shè)計(jì)則成了提高處理器系統(tǒng)性能的一個(gè)關(guān)鍵因素。Cache的研究已經(jīng)成了當(dāng)下DSP處理器開發(fā)中的一個(gè)熱門話題。本文主要針對32位定點(diǎn)DSP處理器AXP32(AXP32的主頻最高可達(dá)150 MHz,外設(shè)頻率最高達(dá)40 MHz),而提出了“兩級(jí)緩存”結(jié)構(gòu)的設(shè)計(jì)。為了提高CPU向外部存儲(chǔ)器取指的速度,便在CPU和外部存儲(chǔ)器之間插入了一個(gè)指令Cache,此為“第一級(jí)緩存”。該指令Cache設(shè)計(jì)的容量為512 B,塊大小為16 B,映像規(guī)則為直接映像,根據(jù)數(shù)字IC設(shè)計(jì)的基本流程,將指令Cache劃分為兩大模塊:數(shù)據(jù)部分和控制部分。數(shù)據(jù)部分主要實(shí)現(xiàn)查找和比較的功能,而控制部分則根據(jù)查找結(jié)果實(shí)現(xiàn)指令Cache的下一步操作�！暗诙�(jí)緩存”的設(shè)計(jì)主要是基于外掛SPI FLASH,為了提升DSP內(nèi)核與外部FLASH之間的通信速度,在SPI外設(shè)與DSP內(nèi)核通信之間插入了一個(gè)異步FIFO。該異步FIFO使用格雷碼計(jì)數(shù)來同步讀寫指針,并對讀寫地址產(chǎn)生邏輯、空滿標(biāo)志判斷邏輯進(jìn)行了詳細(xì)的電路設(shè)計(jì)和說明。在本課題的設(shè)計(jì)中,使用Verilog編程語言對本課題的設(shè)計(jì)進(jìn)行RTL級(jí)實(shí)現(xiàn),并通過Cadence的NC-Verilog仿真工具對指令Cache和異步FIFO進(jìn)行功能仿真,仿真通過之后便使用Synopsys的Design Compiler綜合工具來優(yōu)化代碼的設(shè)計(jì)。綜合結(jié)果如下:指令Cache的總面積為0.351 mm2,功耗為38.85 mW,時(shí)鐘頻率最高可達(dá)150 MHz;異步FIFO的總面積為0.011 mm2,功耗為452.95μW,讀時(shí)鐘頻率最高可達(dá)100 MHz。
[Abstract]:System throughput is an important measure of processor performance, which is often limited by the capabilities of CPU. Studies have shown that the price difference between the fast memory chip and the next fastest speed level can be as high as 50% or 100%, but the memory can only get an additional 20% speed. Unfortunately, the speed of the CPU cannot be increased accordingly. So in order to develop a kind of DSP processor with high performance-price ratio, the design of Cache has become a key factor to improve the performance of processor system. The research of Cache has become a hot topic in the development of DSP processor. In this paper, the design of "two-stage buffer" architecture is presented for 32-bit fixed-point DSP processor AXP32 (the main frequency of AXP32 can be up to 150 MHz, peripheral frequency up to 40 MHz),). In order to improve the speed of CPU to refer to external memory, an instruction Cache, is inserted between CPU and external memory, which is called "first stage cache". The design capacity of the instruction Cache is 512B, the block size is 16B, and the image rule is the direct image. According to the basic flow of digital IC design, the instruction Cache is divided into two modules: data part and control part. The data part mainly realizes the function of searching and comparing, while the control part realizes the next operation of instruction Cache according to the lookup result. The design of the "second level cache" is mainly based on the external SPI FLASH,. In order to speed up the communication between the DSP kernel and the external FLASH, an asynchronous FIFO. is inserted between the SPI peripheral and the DSP kernel. The asynchronous FIFO uses Graycode count to synchronize the read / write pointer, and gives a detailed circuit design and description for the logic of the read-write address and the judgment logic of the empty full flag. In the design of this subject, we use Verilog programming language to realize the design of this subject at RTL level, and use the NC-Verilog simulation tool of Cadence to simulate the function of instruction Cache and asynchronous FIFO. After the simulation is passed, Synopsys's Design Compiler synthesis tool is used to optimize the code design. The results are as follows: the total area of instruction Cache is 0.351 mm2, the power consumption is 38.85 mW, the maximum clock frequency is 150 MHz; asynchronous FIFO, the total area is 0.011 mm2, the power consumption is 452.95 渭 W, and the read clock frequency is up to 100 MHz..
【學(xué)位授予單位】：湘潭大學(xué)
【學(xué)位級(jí)別】：碩士
【學(xué)位授予年份】：2017
【分類號(hào)】：TP332

【參考文獻(xiàn)】

相關(guān)期刊論文 前5條

1 程光偉;劉大偉;;基于FPGA的異步FIFO的研究和設(shè)計(jì)[J];工業(yè)儀表與自動(dòng)化裝置;2013年02期

2 王曉燕;楊先文;陳海民;;密碼嵌入式處理器中高速緩存的研究與設(shè)計(jì)[J];計(jì)算機(jī)工程與設(shè)計(jì);2012年08期

3 鄔春學(xué);華樂;;異步FIFO控制器的設(shè)計(jì)[J];微型機(jī)與應(yīng)用;2012年04期

4 楊曉剛;屈凌翔;張樹丹;;DSP中指令Cache的低功耗設(shè)計(jì)[J];計(jì)算機(jī)工程與應(yīng)用;2011年32期

5 李紅橋;肖建青;張洵穎;龔龍慶;;流水線處理器中Cache模塊的設(shè)計(jì)[J];科學(xué)技術(shù)與工程;2010年32期

相關(guān)碩士學(xué)位論文 前10條

1 朱志強(qiáng);基于28nm工藝的低功耗觸發(fā)器設(shè)計(jì)及優(yōu)化[D];安徽大學(xué);2015年

2 張波;基于SOC異步FIFO的設(shè)計(jì)與形式驗(yàn)證[D];西安電子科技大學(xué);2015年

3 歐陽邦見;多核X-DSPX共享存儲(chǔ)部件的設(shè)計(jì)與實(shí)現(xiàn)[D];國防科學(xué)技術(shù)大學(xué);2013年

4 袁瀟;DSP處理器中數(shù)據(jù)Cache的設(shè)計(jì)和驗(yàn)證[D];西安電子科技大學(xué);2013年

5 江滔;一種COFDM無線視頻傳輸系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)[D];華中科技大學(xué);2013年

6 付波;基于dsp的兩級(jí)cache低功耗研究與實(shí)現(xiàn)[D];南昌大學(xué);2012年

7 李樺林;多核SoC中高帶寬片外數(shù)據(jù)交換與處理技術(shù)研究[D];合肥工業(yè)大學(xué);2012年

8 徐文昌;SoC調(diào)試跟蹤系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)[D];西安電子科技大學(xué);2012年

9 李帥;基于Vera語言的GPS/北斗Ⅱ雙�；鶐酒尿�(yàn)證方法及實(shí)現(xiàn)[D];暨南大學(xué);2011年

10 劉彬;異步FIFO的設(shè)計(jì)與形式化驗(yàn)證[D];國防科學(xué)技術(shù)大學(xué);2011年

，

本文編號(hào)：2358411