【摘要】：設(shè)計(jì)了一種應(yīng)用于雙載波正交頻分復(fù)用(DC-OFDM)無線通信系統(tǒng)的高速、低功耗快速傅里葉變換(FFT)處理器.為降低傳統(tǒng)并行架構(gòu)帶來的硬件實(shí)現(xiàn)開銷,提出了一種新型的結(jié)合FFT分解的多路并行架構(gòu),有效減少了實(shí)現(xiàn)所需的乘法器和加法器數(shù)目,在提高處理器數(shù)據(jù)吞吐率的同時(shí),進(jìn)行了芯片面積的優(yōu)化.另外,采用提出的處理單元實(shí)現(xiàn)不同的基運(yùn)算,并對基-2、基-22、基-23、基-24不同架構(gòu)下的定點(diǎn)FFT運(yùn)算所需的硬件開銷進(jìn)行定量分析,以選擇最優(yōu)的基結(jié)構(gòu).最后,介紹了旋轉(zhuǎn)因子乘法器的設(shè)計(jì).設(shè)計(jì)實(shí)現(xiàn)的128點(diǎn)FFT處理器采用SMIC 0.13μm CMOS工藝,芯片面積為1.44 mm2,最大數(shù)據(jù)吞吐率達(dá)到1GS/s,在典型工作頻率500MS/s下的功耗為39.5mW.與現(xiàn)有其他128點(diǎn)FFT處理器相比,減小了面積,節(jié)約了功耗.
[Abstract]:A high speed, low power fast Fourier transform (FFT) processor for dual-carrier orthogonal frequency division multiplexing (DC-OFDM) wireless communication systems is designed. In order to reduce the hardware implementation overhead brought by traditional parallel architecture, a new multi-channel parallel architecture combined with FFT decomposition is proposed, which can effectively reduce the number of multiplier and adder needed for implementation, and improve the throughput of processor data at the same time. The chip area is optimized. In addition, the proposed processing unit is used to implement different base operations, and the hardware overhead required for fixed-point FFT operations under different base-2, base-22, base-22 and base-24 architectures is quantitatively analyzed in order to select the optimal base structure. Finally, the design of rotation factor multiplier is introduced. The 128-point FFT processor is designed and implemented using SMIC 0.13 渭 m CMOS technology. The maximum data throughput of 1.44 mm2, is 1 GS / s, and the power consumption is 39.5 MW at typical operating frequency 500MS/s. Compared with other 128-point FFT processors, the area is reduced and the power consumption is saved.
【作者單位】： 復(fù)旦大學(xué)專用集成電路與系統(tǒng)國家重點(diǎn)實(shí)驗(yàn)室;
【基金】：國家科技重大專項(xiàng)(2011ZX03004-001-02)資助項(xiàng)目
【分類號】：TP332

【相似文獻(xiàn)】

相關(guān)期刊論文 前9條

1 譚磊,張朝陽,陳文正;高速定點(diǎn)快速傅立葉變換處理器的設(shè)計(jì)與實(shí)現(xiàn)[J];浙江大學(xué)學(xué)報(bào)(工學(xué)版);2005年03期

2 王峰;楊凱;王佳;唐紅;;實(shí)驗(yàn)室建設(shè)中軟件資源配置的探討[J];陜西教育(高教版);2008年08期

3 陶金;李林森;;應(yīng)用于OFDM系統(tǒng)中的高速FFT處理器設(shè)計(jì)[J];計(jì)算機(jī)技術(shù)與發(fā)展;2006年06期

4 蔡夢;張科峰;鄒雪城;楊曉峰;;基于寄存器組的FFT處理器[J];華中科技大學(xué)學(xué)報(bào)(自然科學(xué)版);2010年01期

5 田繼鋒,姜海寧,宋文濤,羅漢文;一種適用于OFDM系統(tǒng)的高效FFT處理器[J];系統(tǒng)工程與電子技術(shù);2004年07期

6 Ron Wilson;;硬件鎖中的無線USB[J];電子設(shè)計(jì)技術(shù);2006年11期

7 吳駿;;54M還是300M?家用寬帶無線路由如何選[J];網(wǎng)絡(luò)與信息;2010年02期

8 ;EDUP袖珍USB無線網(wǎng)卡[J];辦公自動化;2010年23期

9 ;Stratix器件中的DSP模塊極大提升DSP性能[J];世界電子元器件;2002年05期

相關(guān)重要報(bào)紙文章 前2條

1 鄭燁;英特爾：關(guān)注通信技術(shù)研發(fā)[N];網(wǎng)絡(luò)世界;2006年

2 ;802.11g：真正的無線標(biāo)準(zhǔn)？[N];中國計(jì)算機(jī)報(bào);2003年

相關(guān)碩士學(xué)位論文 前3條

1 侯致寶;MIMO-OFDM試驗(yàn)系統(tǒng)數(shù)據(jù)處理鏈路DSP實(shí)現(xiàn)技術(shù)研究[D];電子科技大學(xué);2009年

2 肖昊;基帶處理器中多�？焖俑道锶~變換（FFT）加速器的研究與設(shè)計(jì)[D];復(fù)旦大學(xué);2009年

3 汪峰;OFDM在嵌入式系統(tǒng)中的應(yīng)用[D];北京郵電大學(xué);2007年

，

本文編號：2279878