【摘要】：視頻信息在Internet和無(wú)線(xiàn)網(wǎng)絡(luò)中的處理和傳輸是當(dāng)前的研究熱點(diǎn)。由于IP網(wǎng)絡(luò)的異構(gòu)化和終端的多樣化，以及同時(shí)提供視頻服務(wù)的需求增加，研究基于高性能處理器、具有多種視頻等級(jí)的大容量服務(wù)器成為重要的研究方向。本文以TILERA公司的TILERA Gx36多核平臺(tái)為基礎(chǔ)，結(jié)合高性能并行計(jì)算技術(shù)，設(shè)計(jì)和實(shí)現(xiàn)了以H.264SVC為編碼格式的分級(jí)點(diǎn)播服務(wù)器，并進(jìn)一步設(shè)計(jì)和實(shí)現(xiàn)了多等級(jí)視頻同時(shí)直播服務(wù)器。主要工作如下： 首先，在充分分析了H.264SVC視頻可分級(jí)編碼技術(shù)、視頻服務(wù)器關(guān)鍵技術(shù)的基礎(chǔ)上，以開(kāi)源服務(wù)器軟件LIVE555為基礎(chǔ)，設(shè)計(jì)了以H.264SVC視頻點(diǎn)播服務(wù)器為核心的視頻傳輸系統(tǒng)。從服務(wù)端、傳輸網(wǎng)絡(luò)、及客戶(hù)端三個(gè)方面入手，給出了具體的服務(wù)器性能指標(biāo)、碼流提取、打包和傳輸方案、及客戶(hù)端實(shí)現(xiàn)方案，實(shí)現(xiàn)了基于RTSP/RTP/RTCP協(xié)議的視頻服務(wù)器，具備對(duì)H.264SVC可分級(jí)碼流進(jìn)行按需提取和即時(shí)分發(fā)的功能。 隨后，結(jié)合TILERA Gx36處理器的多核結(jié)構(gòu)，，提出了分級(jí)點(diǎn)播視頻服務(wù)器集群方案，依據(jù)多核處理器的多核并行合作策略，實(shí)現(xiàn)了讓多個(gè)核協(xié)同工作的視頻點(diǎn)播服務(wù)器集群系統(tǒng)。結(jié)合TILERA線(xiàn)程池技術(shù)TTR，利用RTSP重定向技術(shù)，在單個(gè)TILERA Gx36的多個(gè)核上構(gòu)建多線(xiàn)程服務(wù)器集群，實(shí)現(xiàn)了客戶(hù)端請(qǐng)求的轉(zhuǎn)發(fā)和視頻服務(wù)的分流，從而大大提高了多核處理器的利用效率和視頻點(diǎn)播服務(wù)器的服務(wù)容量。 最后，結(jié)合TILERA Gx36處理器的計(jì)算性能，提出了分級(jí)同時(shí)直播視頻服務(wù)器方案，依據(jù)多核處理器的多核任務(wù)分配策略，實(shí)現(xiàn)了讓多核的各個(gè)核區(qū)協(xié)同工作的視頻同時(shí)直播服務(wù)器系統(tǒng)。結(jié)合HDMI/FPGA高清采集前端，利用輸入和輸出兩種環(huán)形數(shù)據(jù)緩沖區(qū)，通過(guò)TTR合理進(jìn)行任務(wù)分割，實(shí)現(xiàn)多種質(zhì)量等級(jí)H.264AVC多核實(shí)時(shí)編碼，并結(jié)合碼流分發(fā)和選擇轉(zhuǎn)接服務(wù)器，以及代碼和指令級(jí)優(yōu)化，實(shí)現(xiàn)多種等級(jí)視頻同時(shí)直播功能。 實(shí)驗(yàn)測(cè)試結(jié)果表明，本課題實(shí)現(xiàn)的分級(jí)點(diǎn)播視頻服務(wù)器可以實(shí)現(xiàn)H.264SVC碼流的按需抽取和即時(shí)分發(fā)，且多核點(diǎn)播服務(wù)器相對(duì)于單核點(diǎn)播服務(wù)器的服務(wù)容量得到大大提升，可支持的并發(fā)終端數(shù)達(dá)到理論值的87%；本課題實(shí)現(xiàn)的分級(jí)同時(shí)直播視頻服務(wù)器可以實(shí)現(xiàn)實(shí)時(shí)多種質(zhì)量等級(jí)H.264AVC碼流同時(shí)直播，包括1080P、720P、D1三個(gè)空間等級(jí)的共6個(gè)質(zhì)量等級(jí)的視頻并行實(shí)時(shí)編碼和碼流分發(fā)，客戶(hù)端可按需選擇直播流，且播放質(zhì)量良好。 文章的最后給出了全文的總結(jié)，并結(jié)合現(xiàn)有的基于TILERA Gx36多核平臺(tái)的分級(jí)點(diǎn)播和同時(shí)直播視頻服務(wù)器的研發(fā)現(xiàn)狀，對(duì)未來(lái)的研發(fā)工作做了進(jìn)一步展望。
[Abstract]:The processing and transmission of video information in Internet and wireless networks is a hot topic. Due to the isomerization of IP network, the diversification of terminals, and the increasing demand for providing video services at the same time, the research on high performance processors with large capacity servers with multiple video levels has become an important research direction. Based on TILERA's TILERA Gx36 multi-core platform and high performance parallel computing technology, this paper designs and implements a hierarchical VOD server with H.264SVC coding format, and further designs and implements a multi-level video simultaneous live broadcast server. The main work is as follows: firstly, based on the analysis of H.264SVC video scalable coding technology and the key technology of video server, the open source server software LIVE555 is used as the foundation. A video transmission system based on H.264SVC VOD server is designed. Starting from three aspects of server, transmission network and client, the paper gives the performance index of server, code stream extraction, package and transmission scheme, and client implementation scheme, and realizes the video server based on RTSP/RTP/RTCP protocol. H.264SVC scalable code stream can be extracted and distributed on demand. Then, combined with the multi-core architecture of TILERA Gx36 processor, a hierarchical VOD server cluster scheme is proposed. According to the multi-core parallel cooperation strategy of multi-core processor, a VOD server cluster system with multiple cores working together is implemented. Combined with TILERA thread pool technology, TTR, uses RTSP redirect technology to construct multi-thread server cluster on multiple cores of a single TILERA Gx36, which realizes the forwarding of client requests and the streaming of video services. Thus, the utilization efficiency of multi-core processor and the service capacity of VOD server are greatly improved. Finally, according to the computing performance of TILERA Gx36 processor, a multi-core task allocation scheme based on multi-core processor is proposed. A video streaming server system is implemented in which the core areas of the multi-core system work together. Combined with HDMI/FPGA high-definition acquisition front end, using input and output two kinds of ring data buffers, the task is partitioned reasonably by TTR, and the multi-quality H.264AVC multi-verification coding is realized, and the code stream distribution and the choice of transfer server are combined. And code and instruction-level optimization to achieve multiple levels of video live at the same time. The experimental results show that the hierarchical VOD video server implemented in this paper can realize the on-demand extraction and real-time distribution of the H.264SVC stream, and the service capacity of the multi-core VOD server is greatly improved compared with the single-core VOD server. The number of supporting concurrent terminals can reach the theoretical value of 87. The hierarchical live video server realized in this paper can realize real-time and multiple quality grade H.264AVC code stream simultaneously live broadcast. Including 1080PN720PND1 three spatial levels of six quality levels of video parallel real-time coding and code stream distribution, the client can select live stream on demand, and the quality of playback is good. At the end of the paper, the paper gives a summary of the full text, and combined with the existing multi-core platform based on TILERA Gx36 hierarchical VOD and live video server R & D status quo, the future research and development work is further prospected.
【學(xué)位授予單位】：南京郵電大學(xué)
【學(xué)位級(jí)別】：碩士
【學(xué)位授予年份】：2014
【分類(lèi)號(hào)】：TN919.8;TP332

【相似文獻(xiàn)】

相關(guān)期刊論文 前10條

1 張浩;蘭峰;;多核處理器基本原理及其在汽車(chē)領(lǐng)域中應(yīng)用的展望[J];汽車(chē)科技;2007年03期

2 何軍;王飆;;多核處理器的結(jié)構(gòu)設(shè)計(jì)研究[J];計(jì)算機(jī)工程;2007年16期

3 肖紅;;基于多核處理器系統(tǒng)開(kāi)發(fā)中的幾個(gè)問(wèn)題[J];廣東廣播電視大學(xué)學(xué)報(bào);2007年04期

4 張健浪;;三大于二,多核CPU之田忌賽馬[J];新電腦;2008年06期

5 都思丹;;前言:嵌入式多核處理器系統(tǒng)及視頻信號(hào)處理技術(shù)研究進(jìn)展[J];南京大學(xué)學(xué)報(bào)(自然科學(xué)版);2009年01期

6 黃國(guó)睿;張平;魏廣博;;多核處理器的關(guān)鍵技術(shù)及其發(fā)展趨勢(shì)[J];計(jì)算機(jī)工程與設(shè)計(jì);2009年10期

7 張戈;胡偉武;黃琨;曾洪博;王君;;片上多核處理器的結(jié)構(gòu)級(jí)功耗建模與優(yōu)化技術(shù)研究[J];自然科學(xué)進(jìn)展;2009年12期

8 萬(wàn)志濤;章恒;張若淵;;基于多核處理器的深度包檢測(cè)的實(shí)現(xiàn)和性能評(píng)估[J];電信科學(xué);2009年S2期

9 李晉惠;寇立濤;喬永興;;用軟件來(lái)提高多核處理器性能的方法分析[J];工業(yè)儀表與自動(dòng)化裝置;2010年01期

10 嚴(yán)婕;;針對(duì)多媒體應(yīng)用的多核處理器核間通信優(yōu)化[J];計(jì)算機(jī)應(yīng)用與軟件;2010年08期

相關(guān)會(huì)議論文 前10條

1 郭建軍;戴葵;王志英;;一種多核處理器存儲(chǔ)層次性能評(píng)估模型[A];第八屆全國(guó)信息隱藏與多媒體安全學(xué)術(shù)大會(huì)湖南省計(jì)算機(jī)學(xué)會(huì)第十一屆學(xué)術(shù)年會(huì)論文集[C];2009年

2 彭林;張小強(qiáng);劉德峰;謝倫國(guó);田祖?zhèn)?;一種挖掘多核處理器存儲(chǔ)級(jí)并行的算法[A];第15屆全國(guó)信息存儲(chǔ)技術(shù)學(xué)術(shù)會(huì)議論文集[C];2008年

3 劉杰;馬彥;葉維;高劍剛;;多核處理器存儲(chǔ)體系分析[A];第十五屆計(jì)算機(jī)工程與工藝年會(huì)暨第一屆微處理器技術(shù)論壇論文集（A輯）[C];2011年

4 潘送軍;胡瑜;李曉維;;多核處理器瞬態(tài)故障敏感性分析[A];第五屆中國(guó)測(cè)試學(xué)術(shù)會(huì)議論文集[C];2008年

5 萬(wàn)志濤;章恒;張若淵;;基于多核處理器的深度包檢測(cè)的實(shí)現(xiàn)和性能評(píng)估[A];中國(guó)通信學(xué)會(huì)信息通信網(wǎng)絡(luò)技術(shù)委員會(huì)2009年年會(huì)論文集（上冊(cè)）[C];2009年

6 方娟;張紅波;;多核處理器預(yù)取策略的研究[A];2010年全國(guó)開(kāi)放式分布與并行計(jì)算機(jī)學(xué)術(shù)會(huì)議論文集[C];2010年

7 何軍;王飆;;通用多核處理器發(fā)展現(xiàn)狀和趨勢(shì)研究[A];第十五屆計(jì)算機(jī)工程與工藝年會(huì)暨第一屆微處理器技術(shù)論壇論文集（A輯）[C];2011年

8 桂亞?wèn)|;;高效能計(jì)算機(jī)技術(shù)展望[A];慶祝中國(guó)力學(xué)學(xué)會(huì)成立50周年暨中國(guó)力學(xué)學(xué)會(huì)學(xué)術(shù)大會(huì)’2007論文摘要集（下）[C];2007年

9 萬(wàn)志濤;;基于多核處理器的面向時(shí)延敏感服務(wù)的云基礎(chǔ)架構(gòu)[A];中國(guó)通信學(xué)會(huì)信息通信網(wǎng)絡(luò)技術(shù)委員會(huì)2011年年會(huì)論文集（上冊(cè)）[C];2011年

10 陳遠(yuǎn)知;;多核處理器的里程碑——TILE64[A];全國(guó)第三屆信號(hào)和智能信息處理與應(yīng)用學(xué)術(shù)交流會(huì)專(zhuān)刊[C];2009年

相關(guān)重要報(bào)紙文章 前10條

1 記者 曹繼軍 顏維琦;我國(guó)多核處理器研究實(shí)現(xiàn)新突破[N];光明日?qǐng)?bào);2012年

2 慶廣;多核處理器助力無(wú)線(xiàn)多媒體業(yè)務(wù)拓展[N];中國(guó)電子報(bào);2009年

3 北京大學(xué)計(jì)算語(yǔ)言所副所長(zhǎng) 詹衛(wèi)東;多核服務(wù)器：計(jì)算優(yōu)勢(shì)更上層樓[N];計(jì)算機(jī)世界;2005年

4 北京大學(xué)計(jì)算語(yǔ)言所副所長(zhǎng) 詹衛(wèi)東;雙/多核服務(wù)器 計(jì)算優(yōu)勢(shì)更上層樓[N];網(wǎng)絡(luò)世界;2005年

5 江南計(jì)算技術(shù)研究所 何正未;軟件滯后制約多核應(yīng)用[N];計(jì)算機(jī)世界;2006年

6 李梅　編譯;多核處理器新年井噴[N];計(jì)算機(jī)世界;2007年

7 英特爾產(chǎn)品與平臺(tái)市場(chǎng)部門(mén)數(shù)字家庭市場(chǎng)經(jīng)理 莊淳杰;多核將大行其道[N];計(jì)算機(jī)世界;2007年

8 本報(bào)記者 陳斌;多核處理器的未來(lái)路徑[N];計(jì)算機(jī)世界;2008年

9 王悅承;Oracle改變多核定價(jià)模式[N];中國(guó)計(jì)算機(jī)報(bào);2006年

10 ;多核：技術(shù)無(wú)懸念應(yīng)用待拓展[N];計(jì)算機(jī)世界;2008年

相關(guān)博士學(xué)位論文 前10條

1 王淼;面向多核處理器的并行編譯及優(yōu)化關(guān)鍵技術(shù)研究[D];國(guó)防科學(xué)技術(shù)大學(xué);2010年

2 魏海濤;面向多核處理器的數(shù)據(jù)流程序編譯關(guān)鍵技術(shù)研究[D];華中科技大學(xué);2010年

3 呂海;多核處理器芯片計(jì)算平臺(tái)中并行程序性能優(yōu)化的研究[D];北京工業(yè)大學(xué);2012年

4 李建華;片上多核處理器緩存子系統(tǒng)優(yōu)化的研究[D];中國(guó)科學(xué)技術(shù)大學(xué);2013年

5 杜建軍;共享高速緩存多核處理器的關(guān)鍵技術(shù)研究[D];重慶大學(xué);2011年

6 陳銳忠;非對(duì)稱(chēng)多核處理器的若干調(diào)度問(wèn)題研究[D];華南理工大學(xué);2013年

7 鄧林;單芯片多核處理器存儲(chǔ)優(yōu)化技術(shù)研究[D];國(guó)防科學(xué)技術(shù)大學(xué);2011年

8 呂正;多核處理器存儲(chǔ)系統(tǒng)的驗(yàn)證方法研究[D];西北大學(xué);2013年

9 賴(lài)明澈;同步數(shù)據(jù)觸發(fā)多核處理器體系結(jié)構(gòu)關(guān)鍵技術(shù)研究[D];國(guó)防科學(xué)技術(shù)大學(xué);2008年

10 蔣建春;異構(gòu)多核嵌入式軟件關(guān)鍵問(wèn)題研究[D];重慶大學(xué);2011年

相關(guān)碩士學(xué)位論文 前10條

1 謝子光;多核處理器核間通信技術(shù)研究[D];電子科技大學(xué);2009年

2 王興啟;多核處理器的有鎖編程與非阻塞算法研究[D];中原工學(xué)院;2011年

3 尤凱迪;高性能低功耗多核處理器研究[D];復(fù)旦大學(xué);2011年

4 楊國(guó)芳;多核處理器核間通信技術(shù)研究[D];哈爾濱工程大學(xué);2011年

5 姚宗寶;多核處理器的加速比研究與熱設(shè)計(jì)[D];蘇州大學(xué);2012年

6 韓毅宏;多核處理器網(wǎng)絡(luò)應(yīng)用研究[D];西安電子科技大學(xué);2010年

7 盛肖煒;多核處理器內(nèi)部核間通信研究[D];沈陽(yáng)理工大學(xué);2013年

8 徐軍;多核處理器功耗和熱量模型研究及實(shí)現(xiàn)[D];上海交通大學(xué);2009年

9 奚海波;并行編程技術(shù)在多核處理器上的研究與應(yīng)用[D];東北師范大學(xué);2010年

10 楊林;針對(duì)40/100G高速以太網(wǎng)多核處理器架構(gòu)的研究與改進(jìn)[D];北京郵電大學(xué);2010年

本文編號(hào)：2253520