【摘要】：針對(duì)串行進(jìn)位加法器存在的延時(shí)問(wèn)題,采用一種基于Sklansky結(jié)構(gòu)的并行前綴加法器,通過(guò)對(duì)并行前綴加法器各個(gè)模塊進(jìn)行優(yōu)化,設(shè)計(jì)實(shí)現(xiàn)了一個(gè)24位并行前綴加法器。通過(guò)與24位串行進(jìn)位加法器進(jìn)行延時(shí)比較,結(jié)果表明,Sklansky并行前綴結(jié)構(gòu)的加法器,能有效提高運(yùn)算速度。
[Abstract]:Aiming at the delay problem of serial carry adder, a parallel prefix adder based on Sklansky structure is adopted. By optimizing each module of the parallel prefix adder, a 24-bit parallel prefix adder is designed and implemented. The adder can effectively improve the computation speed.
【作者單位】： 華南理工大學(xué)電子與信息學(xué)院;
【基金】：國(guó)家自然科學(xué)基金項(xiàng)目(61274085) 華南理工大學(xué)中央高�；究蒲袑W(xué)生項(xiàng)目(10561201435)
【分類(lèi)號(hào)】：TP332.21

【參考文獻(xiàn)】

相關(guān)期刊論文 前1條

1 趙翠華;婁冕;張洵穎;沈緒榜;;一種改進(jìn)的基于Kogge-Stone結(jié)構(gòu)的并行前綴加法器[J];微電子學(xué)與計(jì)算機(jī);2011年02期

【共引文獻(xiàn)】

相關(guān)期刊論文 前3條

1 王敏;徐祖強(qiáng);邱陳輝;;基于Booth\CSD混合編碼的模2~n+1乘法器的設(shè)計(jì)[J];電子器件;2014年02期

2 黃世洋;陳奉儀;姚若河;;一個(gè)應(yīng)用混合基算法的余數(shù)系統(tǒng)后置轉(zhuǎn)換電路設(shè)計(jì)[J];華南師范大學(xué)學(xué)報(bào)(自然科學(xué)版);2015年05期

3 郭曉;蔣安平;宗宇;;SM2高速雙域Montgomery模乘的硬件設(shè)計(jì)[J];微電子學(xué)與計(jì)算機(jī);2013年09期

相關(guān)碩士學(xué)位論文 前3條

1 王星;基于壓縮感知的圖像重構(gòu)系統(tǒng)在FPGA中的設(shè)計(jì)與實(shí)現(xiàn)[D];東北大學(xué);2013年

2 李夢(mèng)瑤;基于3DES算法IP核的視頻圖像加密系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)[D];東北大學(xué);2013年

3 耿健;基于FPGA的圖像加密系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn)[D];南昌大學(xué);2014年

【二級(jí)參考文獻(xiàn)】

相關(guān)期刊論文 前1條

1 王騫,丁鐵夫;一種稀疏樹(shù)加法器及結(jié)構(gòu)設(shè)計(jì)[J];電子器件;2005年02期

相關(guān)碩士學(xué)位論文 前1條

1 靳戰(zhàn)鵬;高速浮點(diǎn)加法運(yùn)算單元的研究與實(shí)現(xiàn)[D];西北工業(yè)大學(xué);2006年

【相似文獻(xiàn)】

相關(guān)期刊論文 前1條

1 王曉涇;崔曉平;王大宇;;Sklansky并行前綴加法器的優(yōu)化設(shè)計(jì)[J];微電子學(xué)與計(jì)算機(jī);2013年01期

，

本文編號(hào)：2195186