【摘要】：隨著嵌入式應用的不斷發(fā)展以及芯片設計技術的不斷進步，以單指令流多數(shù)據(jù)流（Single Instruction stream Multiple Data streams，SIMD）技術為主體且融合其它技術的嵌入式體系結構，能夠以較低的硬件開銷充分開發(fā)應用程序的并行性，已經(jīng)成為DSP體系結構技術發(fā)展的主流。當前，采用SIMD技術的DSP的數(shù)據(jù)通路寬度已經(jīng)逐漸由傳統(tǒng)的4或8向32或64發(fā)展。這在給系統(tǒng)帶來高效能的同時，也使系統(tǒng)面臨著數(shù)據(jù)帶寬供給能力不足、存儲沖突過多、數(shù)據(jù)混洗開銷過大等諸多問題。因而，研究超寬SIMD DSP高效的存儲機制具有重要意義。 并行存儲技術是實現(xiàn)超寬SIMD DSP高效存儲機制的有效途徑。本文針對超寬SIMD DSP片上并行數(shù)據(jù)訪存的關鍵技術進行研究，主要從片上并行存儲系統(tǒng)的高效低開銷設計、系統(tǒng)集成、沖突減少機制以及混洗單元的高效設計等方面展開工作。本文的主要內(nèi)容與創(chuàng)新點體現(xiàn)在以下幾個方面： 1).提出了一種模塊數(shù)匹配的雙線性偏斜2D存儲機制。該機制所需要的存儲模塊數(shù)目和SIMD的寬度相同，并且每個存儲模塊的寬度加倍深度減半。雙線性偏斜的映射函數(shù)保證了它能夠同時支持無沖突的行、列、塊等訪問模式，可以在水平和垂直方向上支持循環(huán)尋址。和傳統(tǒng)的方案相比，該機制能夠有效地減少片上并行存儲技術的面積開銷，并且其控制邏輯較為簡單，關鍵路徑延時合理。 2).提出了一種基于相鄰訪存數(shù)據(jù)重用的低功耗2D存儲機制。該機制根據(jù)滑窗類應用在2D存儲器中的訪存特點，設計了相鄰地址判斷器對連續(xù)的2D訪存請求進行相關性判斷并生成體控掩碼，從而關閉部分存儲體的偏移地址生成電路及片選信號。該機制能夠在引入較小的硬件開銷的情況下，顯著地降低2D存儲器的功耗開銷，并且不影響存儲系統(tǒng)的性能。 3).提出了一種面向應用領域的多態(tài)并行存儲方案。該方案通過采用1D/2D可配置的并行存儲機制，存儲器 寄存器兩級協(xié)同方案以及配套的訪存指令來解決應用領域中的不規(guī)則訪存問題。在性能和開銷之間進行了合理地折衷，從而為高性能通用DSP提供了統(tǒng)一的并行存儲框架。該方案的硬件開銷適中，能夠有效地壓縮應用程序的代碼尺寸，并且能夠使應用程序獲得較好的性能加速。 4).提出了一種向量DMA Cache技術。該技術將傳統(tǒng)的CPU Cache技術遷移到DMA和VM的接口中，將多個分離的DMA請求合并為Cache的行請求去訪問VM，從而有效地減少了DMA訪問VM的次數(shù)和VM的沖突次數(shù)。向量DMACache技術能夠有效地緩解并行存儲器的競爭問題，提高應用程序的執(zhí)行效率，并且其作用隨著SIMD寬度的增加而愈發(fā)有效。 5).設計了一種具有高效混洗模式存儲器的可編程混洗單元，并提出了混洗矩陣的奇偶劃分方法。可編程混洗單元通過使用高效的混洗模式存儲器及對應的指令，使程序員能夠提前加載所需要的混洗模式。應用程序在執(zhí)行時，混洗指令能夠和通用寄存器或訪存帶寬等系統(tǒng)的關鍵資源分離，從而提高執(zhí)行效率。混洗矩陣的奇偶劃分方法具有數(shù)據(jù)選擇跨度值較小、循環(huán)移位穩(wěn)定性等特征，在解決超寬SIMD DSP中小粒度混洗數(shù)據(jù)進出Crossbar方面存在優(yōu)勢。 本文提出的方法和技術絕大部分已經(jīng)或即將在FT-Matrix系列DSP中得到實現(xiàn)和應用，，能夠為高性能DSP的設計提供較好的技術儲備或借鑒思路。
[Abstract]:......
【學位授予單位】：國防科學技術大學
【學位級別】：博士
【學位授予年份】：2012
【分類號】：TP333

【參考文獻】

相關期刊論文 前2條

1 高德遠;田杭沛;朱怡安;;軟件無線電的可重構流處理器體系結構[J];航空學報;2008年06期

2 陳書明;汪東;陳小文;萬江華;;一種面向多核DSP的小容量緊耦合快速共享數(shù)據(jù)池[J];計算機學報;2008年10期

本文編號：2188521