發(fā)布時(shí)間：2018-07-24 21:11

【摘要】：微處理器中完成一條有符號(hào)除法指令需要6個(gè)~38個(gè)周期。跳過符號(hào)處理直接用補(bǔ)碼參與運(yùn)算,可以節(jié)省符號(hào)處理的3個(gè)周期,從而提高除法器性能。為此,提出補(bǔ)碼不恢復(fù)除法,將其運(yùn)用于整數(shù)除法并給出算法證明,研究商的修正問題并給出解決方案。實(shí)驗(yàn)結(jié)果表明,該除法器在TSMC 130 nm工藝下的面積為12 687μm2,完成一條有32位符號(hào)整數(shù)除法只需要2個(gè)~34個(gè)周期,相當(dāng)于僅以多16%面積的硬件代價(jià)提升35%的有符號(hào)除法性能。
[Abstract]:It takes 6 ~ 38 cycles to complete a signed division instruction in a microprocessor. Skipping symbol processing directly using complement code to participate in the operation can save three cycles of symbol processing and improve the performance of divider. In order to solve this problem, this paper puts forward the complement unrestored division, applies it to integer division and gives the proof of the algorithm, studies the correction problem of the quotient and gives the solution. The experimental results show that the divider has an area of 12 687 渭 m ~ 2 under TSMC 130nm process, and it takes only 2 ~ 34 cycles to complete a division with 32 bits symbol integer, which is equivalent to the improvement of the performance of signed division by 35% at the hardware cost of only 16% more area.
【作者單位】： 浙江大學(xué)超大規(guī)模集成電路設(shè)計(jì)研究所;
【分類號(hào)】：TP332

【參考文獻(xiàn)】

相關(guān)期刊論文 前2條

1 黃秀蓀;葉青;仇玉林;;高速除法器設(shè)計(jì)及ASIC實(shí)現(xiàn)[J];微電子學(xué)與計(jì)算機(jī);2008年02期

2 宣淑巍;李曉江;馬成炎;;一種基于循環(huán)減法原理除法器的加速方法[J];微電子學(xué)與計(jì)算機(jī);2009年12期

【共引文獻(xiàn)】

相關(guān)期刊論文 前10條

1 李旰;王紅勝;張陽;陳軍廣;;基于FPGA的移位減法除法器優(yōu)化設(shè)計(jì)與實(shí)現(xiàn)[J];國防技術(shù)基礎(chǔ);2010年08期

2 邢立冬;;基于FPGA的低功耗高速除法器設(shè)計(jì)[J];電子世界;2014年06期

3 王帆;陳濤;張剛;;基于珠算原理設(shè)計(jì)64位除法器及FPGA實(shí)現(xiàn)[J];科學(xué)技術(shù)與工程;2014年26期

4 李小霞;;什么是不恢復(fù)余數(shù)法——陣列除法器的數(shù)學(xué)分析(Ⅰ)[J];數(shù)學(xué)的實(shí)踐與認(rèn)識(shí);2012年20期

5 李小霞;;不恢復(fù)余數(shù)法的等效變形—陣列除法器的數(shù)學(xué)分析(Ⅱ)[J];數(shù)學(xué)的實(shí)踐與認(rèn)識(shí);2012年21期

6 王晨旭;張凱峰;劉康;喻明艷;;高性能雙精度浮點(diǎn)除法器研究[J];微處理機(jī);2011年06期

7 王春玲;魏強(qiáng);韓良;;模糊控制器中高速除法器的FPGA設(shè)計(jì)[J];微計(jì)算機(jī)信息;2011年10期

8 宣淑巍;李曉江;馬成炎;;一種基于循環(huán)減法原理除法器的加速方法[J];微電子學(xué)與計(jì)算機(jī);2009年12期

9 儲(chǔ)昭賢;施慧彬;;基于FPGA的16位堆棧處理器的設(shè)計(jì)[J];微電子學(xué)與計(jì)算機(jī);2012年02期

10 葉顯陽;張海勇;皮代軍;秦水介;;基于Verilog計(jì)算精度可調(diào)的整數(shù)除法器的設(shè)計(jì)[J];現(xiàn)代電子技術(shù);2009年03期

相關(guān)會(huì)議論文 前1條

1 莊巍;劉衡竹;楊惠;;基數(shù)分離的快速定點(diǎn)SIMD除法器[A];第十五屆計(jì)算機(jī)工程與工藝年會(huì)暨第一屆微處理器技術(shù)論壇論文集（A輯）[C];2011年

相關(guān)碩士學(xué)位論文 前4條

1 朱亭亭;OFDM通信系統(tǒng)的低功耗運(yùn)算設(shè)計(jì)[D];華中科技大學(xué);2011年

2 劉康;高性能浮點(diǎn)除法單元的設(shè)計(jì)[D];哈爾濱工業(yè)大學(xué);2009年

3 莊巍;YHFT-Matrix DSP低功耗向量運(yùn)算單元設(shè)計(jì)與歸約網(wǎng)絡(luò)研究[D];國防科學(xué)技術(shù)大學(xué);2012年

4 張闖;X-DSP64位定點(diǎn)運(yùn)算單元與向量歸約網(wǎng)絡(luò)的設(shè)計(jì)與實(shí)現(xiàn)[D];國防科學(xué)技術(shù)大學(xué);2013年

【二級(jí)參考文獻(xiàn)】

相關(guān)期刊論文 前3條

1 劉杰;;高速整數(shù)除法器的實(shí)現(xiàn)及仿真[J];福建電腦;2007年10期

2 黃秀蓀;葉青;仇玉林;;高速除法器設(shè)計(jì)及ASIC實(shí)現(xiàn)[J];微電子學(xué)與計(jì)算機(jī);2008年02期

3 周珍艮;郭立;;固定延遲的流水線雙精度浮點(diǎn)除法電路[J];微電子學(xué)與計(jì)算機(jī);2008年05期

【相似文獻(xiàn)】

相關(guān)期刊論文 前1條

1 ;新USB3.0集線控制器和SATA橋接控制器的應(yīng)用[J];世界電子元器件;2014年04期

，

本文編號(hào)：2142666