本文選題：DRRDIMM + 電源完整性　； 參考：《計算機工程與科學(xué)》2014年03期

【摘要】：DDR3存儲器已經(jīng)成為目前服務(wù)器和計算機系統(tǒng)的主流應(yīng)用,雖然DDR3采用雙參考電壓、片上校準引擎、動態(tài)ODT、fly-by拓撲以及write-leveling等技術(shù)在一定程度上提高了信號完整性,但高數(shù)據(jù)率DDR3的設(shè)計實現(xiàn)仍然比較困難。由于DDR3總線屬于高速并行總線,同步開關(guān)噪聲與電源本身的噪聲耦合在一起,共同影響數(shù)據(jù)信號的質(zhì)量�？紤]到芯片實際工作電流并非恒定不變,而是一種動態(tài)變化的頻率相關(guān)源,提出了一種新的基于目標阻抗與動態(tài)目標阻抗的混合仿真與設(shè)計流程,在前仿真階段采用恒定目標阻抗,在后仿真階段采用動態(tài)目標阻抗為設(shè)計目標,仿真結(jié)果證實了該方法的有效性,實現(xiàn)了設(shè)計優(yōu)化速度與精度的權(quán)衡折衷。
[Abstract]:DDR3 memory has become the mainstream application of server and computer system. Although DDR3 uses dual reference voltage, on-chip calibration engine, dynamic ODTTfly-by topology and write-leveling to a certain extent, the signal integrity is improved. However, the design and implementation of high data rate DDR 3 is still difficult. Because DDR3 bus belongs to high speed parallel bus, the synchronous switching noise is coupled with the noise of the power supply itself, which affects the quality of the data signal together. Considering that the actual working current of the chip is not constant, but a dynamic frequency dependent source, a new hybrid simulation and design flow based on target impedance and dynamic target impedance is proposed. The constant target impedance is used in the pre-simulation phase and the dynamic target impedance is used as the design objective in the post-simulation stage. The simulation results show that the method is effective and the tradeoff between the speed and precision of the design optimization is achieved.
【作者單位】： 國防科學(xué)技術(shù)大學(xué)計算機學(xué)院;
【基金】：國家自然科學(xué)基金資助項目(60873212)
【分類號】：TP333

【相似文獻】

相關(guān)期刊論文 前10條

1 申偉;唐萬明;王楊;;高速PCB的電源完整性分析[J];現(xiàn)代電子技術(shù);2009年24期

2 李學(xué)平;李玉山;;基于Ansoft仿真分析的SSN解決方案探討[J];微型機與應(yīng)用;2011年04期

3 李永強;高速數(shù)字集成電路電源退耦網(wǎng)絡(luò)設(shè)計[J];電子產(chǎn)品世界;2005年18期

4 王婷;;淺談高速電路設(shè)計中電源完整性問題[J];硅谷;2010年20期

5 張汝金,劉琨;基于Cadence的高速PCB設(shè)計[J];西南民族大學(xué)學(xué)報(自然科學(xué)版);2004年06期

6 周X;高速數(shù)字電路設(shè)計研究[J];航空計算技術(shù);2003年02期

7 朱順臨;高速PCB的仿真與EMC設(shè)計方法探討(Ⅰ)[J];質(zhì)量與可靠性;2005年04期

8 朱順臨;高速PCB的仿真與EMC設(shè)計方法探討(Ⅱ)[J];質(zhì)量與可靠性;2005年05期

9 易利;藺安坤;;一種有效解決較寬頻帶電源完整性問題的方法[J];印制電路信息;2009年05期

10 王婷;;高速PCB中電源完整性的仿真與分析[J];科技廣場;2011年07期

相關(guān)會議論文 前7條

1 黃惠芬;謝澤明;褚慶昕;李文彩;;基于植物葉脈結(jié)構(gòu)和分形理論設(shè)計高速芯片電源網(wǎng)絡(luò)[A];2009年全國微波毫米波會議論文集（下冊）[C];2009年

2 黃惠芬;褚慶昕;;基于葉脈的印刷電路電源板設(shè)計[A];2010年全國電磁兼容會議論文集[C];2010年

3 丁同浩;李玉山;張偉;閆旭;曲詠哲;;EBG結(jié)構(gòu)的串擾耦合分析[A];2009年全國天線年會論文集（上）[C];2009年

4 黃惠芬;褚慶昕;;基于構(gòu)形理論建構(gòu)PCB電源板[A];2011年全國微波毫米波會議論文集（下冊）[C];2011年

5 榮鵬;李強;魏志勇;;高速高精度CCD信號處理方法的研究[A];第十七屆中國遙感大會摘要集[C];2010年

6 魏興昌;張靈松;;基于模式分解和等效網(wǎng)絡(luò)的多通孔高速電路分析[A];2011年全國微波毫米波會議論文集（下冊）[C];2011年

7 侯金華;;基于FPGA的SOC系統(tǒng)可靠性設(shè)計[A];2011中國電工技術(shù)學(xué)會學(xué)術(shù)年會論文集[C];2011年

相關(guān)博士學(xué)位論文 前10條

1 鄧俊勇;深亞微米芯片設(shè)計中的電源完整性相關(guān)問題研究[D];浙江大學(xué);2011年

2 李君;系統(tǒng)級封裝的電源完整性分析和電磁干擾研究[D];西南交通大學(xué);2010年

3 鄒國平;高速電路的場路混合建模及電源完整性的研究[D];華北電力大學(xué)（北京）;2011年

4 張木水;高速電路電源分配網(wǎng)絡(luò)設(shè)計與電源完整性分析[D];西安電子科技大學(xué);2009年

5 韓國兵;微波與高速電路寬域參變分析研究[D];上海交通大學(xué);2007年

6 何燕;不規(guī)則型電磁帶隙結(jié)構(gòu)在超寬帶噪聲抑制中的應(yīng)用[D];西安電子科技大學(xué);2012年

7 丁同浩;高速數(shù)字電路電源分配網(wǎng)絡(luò)設(shè)計與噪聲抑制分析[D];西安電子科技大學(xué);2012年

8 孔曦;電磁超介質(zhì)在天線及微波電路中的應(yīng)用[D];天津大學(xué);2012年

9 林映嫣;高速鏈路模擬前端若干關(guān)鍵問題的研究[D];華中科技大學(xué);2011年

10 曲詠哲;AC耦合連接器的信號完整性分析[D];西安電子科技大學(xué);2012年

相關(guān)碩士學(xué)位論文 前10條

1 饒欣;人工新型結(jié)構(gòu)在電源完整性方面的研究[D];南京理工大學(xué);2013年

2 劉麗娟;電源分配系統(tǒng)中的電源完整性分析[D];中南大學(xué);2013年

3 劉波;高速數(shù)字電路信號完整性和電源完整性的研究[D];西安電子科技大學(xué);2011年

4 郭巍;基于構(gòu)形理論的電子封裝電源網(wǎng)絡(luò)設(shè)計研究[D];華南理工大學(xué);2012年

5 李揚;光學(xué)聚焦驅(qū)動電路電源完整性仿真[D];云南大學(xué);2012年

6 蘇良碧;高速PCB電源完整性設(shè)計與分析[D];內(nèi)蒙古大學(xué);2011年

7 肜卿;紅外熱成像伺服控制系統(tǒng)電路設(shè)計與電源完整性仿真研究[D];云南大學(xué);2013年

8 李鈺峰;高速PCB電源完整性研究[D];北京郵電大學(xué);2012年

9 王銀s，

本文編號：2117993