本文選題：嵌入式系統(tǒng) + 多核　； 參考：《南京航空航天大學》2012年碩士論文

【摘要】：嵌入式系統(tǒng)領域的高速發(fā)展，給嵌入式處理器的設計帶來了多方面的挑戰(zhàn)，嵌入式系統(tǒng)開發(fā)已開始向高度并行化、高實時性和可擴展方向發(fā)展。堆棧式處理器具有硬件支持的堆棧、簡單的硬件結構、簡潔的指令集結構、快速的子程序調用能力、高度模塊化的軟件程序和很好的系統(tǒng)擴展性等特點，，很適合作為嵌入式系統(tǒng)領域的核心處理器。但隨著嵌入式系統(tǒng)需求的發(fā)展，單核堆棧處理器已不能滿足快速多任務處理和并行化程序的應用需求。 本文針對單核堆棧處理器的劣勢，設計了一種基于雙核堆棧處理器的SoPC嵌入式系統(tǒng)。在系統(tǒng)設計中做了如下兩方面的工作：優(yōu)化單核堆棧處理器和基于雙核堆棧處理器的SoPC的實現(xiàn)。在單核堆棧處理器優(yōu)化方面，本文為單核處理器設計出能夠快速單周期執(zhí)行的程序分支數(shù)據(jù)路徑、能夠進行訪存地址預生成的地址生成邏輯和基于哈佛結構的堆棧處理器存儲器系統(tǒng)。在雙核堆棧處理器SoPC設計方面，本文設計了一種基于堆棧的核間通信郵箱并使用它構建了一個雙核堆棧處理器，然后基于雙核堆棧處理器和Xilinx公司EDK設計了基于雙核堆棧處理器的SoPC系統(tǒng)，并在Xilinx XC5VLX110T開發(fā)板上對系統(tǒng)進行了正確性驗證。 本文使用Verilog語言進行處理器結構描述，使用Modelsim進行功能仿真。處理器最終在Xilinx公司的XC5VLX110T FPGA開發(fā)板上實現(xiàn)，在該開發(fā)板上的最高時鐘頻率為209.8MHz，處理器性能優(yōu)于其它同類處理器。雙核SoPC系統(tǒng)經(jīng)過上板測試，系統(tǒng)運行正常。
[Abstract]:The rapid development of embedded system has brought many challenges to the design of embedded processor. The development of embedded system has begun to be highly parallel, real-time and extensible. The stack processor has the characteristics of hardware supporting stack, simple hardware structure, simple instruction set structure, fast subroutine transfer ability, highly modularized software program and good system expansibility, etc. It is suitable for the core processor in the embedded system field. However, with the development of embedded system requirements, single core stack processors can not meet the requirements of fast multitask processing and parallelization programs. Aiming at the disadvantage of single core stack processor, a SoPC embedded system based on dual core stack processor is designed in this paper. In the system design, the following two aspects are done: optimizing the implementation of single core stack processor and SoPC based on dual core stack processor. In the aspect of single core stack processor optimization, this paper designs a program branch data path for single core processor that can execute quickly in a single cycle. Address generation logic and stack processor memory system based on Harvard architecture can be used to generate access address. In the design of dual-core stack processor SoPC, this paper designs a stack based mailbox for inter-core communication and uses it to construct a dual-core stack processor. Then a SoPC system based on dual core stack processor and Xilinx EDK is designed, and the correctness of the system is verified on Xilinx XC5VLX110T development board. In this paper, we use Verilog language to describe the processor architecture, and use Modelsim to simulate the function. The processor is finally implemented on the XC5VLX110T FPGA development board of Xilinx Company. The highest clock frequency on the board is 209.8 MHz, and the processor performance is superior to other similar processors. The dual-core SoPC system has been tested on the board and the system is running normally.
【學位授予單位】：南京航空航天大學
【學位級別】：碩士
【學位授予年份】：2012
【分類號】：TP332

【共引文獻】

相關期刊論文 前4條

1 張俊峰;江濤;;XTY數(shù)值數(shù)據(jù)處理器的后端設計及驗證[J];邯鄲學院學報;2009年03期

2 焦?jié)h明;陳新華;沈國新;方翰華;;一種開源微處理器OR1200的嵌入式SoC設計[J];信息化縱橫;2009年17期

3 高森;馬令坤;鄭恩讓;;基于FPGA的數(shù)字頻譜分析儀設計[J];陜西科技大學學報(自然科學版);2008年02期

4 李文江;王紅飛;侯玉峰;李書斌;;基于S3C6410的嵌入式膠帶運輸機監(jiān)控系統(tǒng)[J];儀表技術與傳感器;2010年12期

相關會議論文 前1條

1 郭文思;陳聰;梁衛(wèi)平;;一種基于SOPC系統(tǒng)的核脈沖計數(shù)系統(tǒng)[A];輻射防護分會2012年學術年會論文集[C];2012年

相關博士學位論文 前1條

1 孟利民;Make One-基于軟件化功能構件的通用信息設備模式[D];南京理工大學;2008年

相關碩士學位論文 前10條

1 焦?jié)h明;基于OR1200的嵌入式SoC以太網(wǎng)網(wǎng)關的研究與設計[D];山東科技大學;2010年

2 高苗苗;基于SOPC的模糊PID程序升溫控制系統(tǒng)[D];大連理工大學;2010年

3 杜煥勇;基于SOPC技術的視頻圖像處理系統(tǒng)的設計[D];西華大學;2011年

4 高世明;基于NiosⅡ軟核處理器的遙測圖像采集存儲系統(tǒng)的設計與實現(xiàn)[D];中北大學;2011年

5 吳忠;基于NiosⅡ和FPGA的便攜式B超的交互系統(tǒng)的設計與實現(xiàn)[D];中南大學;2011年

6 吳俊強;基于FPGA的胎兒心電盲源分離系統(tǒng)研究[D];華南理工大學;2011年

7 孫興超;智能足球機器人運動控制研究[D];長春理工大學;2011年

8 姚雙武;基于SOPC的集成處理器仿真平臺研制[D];哈爾濱工業(yè)大學;2010年

9 劉覽;基于FPGA的32位RISC嵌入式微處理器設計[D];南京航空航天大學;2010年

10 趙毅敏;基于SOPC的數(shù)字式伺服控制器設計[D];哈爾濱工業(yè)大學;2006年

本文編號：2052835