本文選題：性能建模 + vgather��； 參考：《計算機工程與科學》2016年09期

【摘要】：Intel Xeon Phi協(xié)處理器的指令集IMCI引入了硬件實現(xiàn)的vgather指令,旨在幫助512位SIMD寄存器訪問非連續(xù)內存地址上的數(shù)據。然而實驗結果顯示,vgather很有可能成為應用在Xeon Phi協(xié)處理器上關鍵的性能瓶頸之一�；谝陨辖Y論,針對vgather的性能建�？梢詭椭脩羯钊氲卣莆蘸屠斫釾eon Phi協(xié)處理器的性能特性。在實驗方法上,本文方法與現(xiàn)存的通過程序段內嵌入匯編代碼進行數(shù)據統(tǒng)計不同,使用PAPI等性能分析工具直接收集硬件計數(shù)器的統(tǒng)計結果,作為模型的實驗數(shù)據。本文的性能模型基于AGI事件次數(shù)和根據VPU_DATA_READ次數(shù)估算得出的vgather所導致的平均延遲構建而成。該模型能夠對Xeon Phi應用代碼中由vgather所導致的總延遲進行預測。最終,為了驗證模型預測的準確性,將該模型應用在三維7點stencil應用代碼上,預測結果顯示,vgather耗時占計算總耗時的約40%。再將該結果與利用intrinsics指令去除vgather后的計算耗時進行了對比驗證,結果顯示模型預測準確。基于上述結論,采用硬件計數(shù)器的統(tǒng)計結果在Xeon Phi協(xié)處理器上針對vgather構建了性能模型。同時,通過與其他平臺的vgather對比,認為該模型也可以應用在同樣具備vgather的Intel CPU處理器平臺上。
[Abstract]:The instruction set IMCI of Intel Xeon Phi coprocessor introduces hardware-implemented vgather instructions to help 512-bit SIMD registers access data on discontinuous memory addresses. However, the experimental results show that Vgather may become one of the key performance bottlenecks in Xeon Phi coprocessor. Based on the above conclusions, the performance modeling of vgather can help users to grasp and understand the performance characteristics of Xeon Phi coprocessor. In the experimental method, the method in this paper is different from the existing data statistics through embedded assembly code in the program segment. The performance analysis tools such as API are used to collect the statistical results of the hardware counter directly as the experimental data of the model. The performance model of this paper is based on the average delay caused by the number of vgather events and the estimated number of vgather events. The model can predict the total delay caused by vgather in Xeon Phi application code. Finally, in order to verify the accuracy of the model prediction, the model is applied to 3D 7-point stencil application code. The prediction results show that the time consuming of the model is about 40% of the total calculation time. The results are compared with the calculation time after vgather removal by intrinsics instruction, and the results show that the model is accurate. Based on the above conclusion, the performance model of vgather is built on Xeon Phi coprocessor with the statistical results of hardware counter. At the same time, compared with other vgather platforms, the model can also be applied to Intel processor platforms with vgather.
【作者單位】： 上海交通大學高性能計算中心;東京工業(yè)大學;Intel公司;
【基金】：國家863計劃(2014AA01A302) 日本學術振興會RONPAKU Fellowship資助
【分類號】：TP332

【相似文獻】

相關期刊論文 前10條

1 張雨濃;馬偉木;李克訥;易稱福;;簡述協(xié)處理器發(fā)展歷程及前景展望[J];中國科技信息;2008年13期

2 趙成彥;;80387協(xié)處理器的選購與安裝[J];電腦愛好者;1995年07期

3 朱樟明,周端,楊銀堂,徐陽揚;嵌入式協(xié)處理器初等函數(shù)的快速統(tǒng)一實現(xiàn)[J];電子與信息學報;2004年02期

4 史焱,吳行軍;高速雙有限域加密協(xié)處理器設計[J];微電子學與計算機;2005年05期

5 金釗;;32位嵌入式CPU中系統(tǒng)控制協(xié)處理器的設計與實現(xiàn)[J];電子設計應用;2006年10期

6 吳康;;應用安全協(xié)處理器構建一個金融終端中的安全嵌入式系統(tǒng)[J];中國公共安全(綜合版);2006年06期

7 孫季豐;袁春林;盛艷青;劉斌;;一種通用安全協(xié)處理器[J];計算機工程;2008年22期

8 魏強;金然;寇曉蕤;王清賢;;基于安全協(xié)處理器保護軟件可信運行框架[J];計算機工程與設計;2008年15期

9 孫俊杰;;閃存大佬推協(xié)處理器將閃存推向更廣闊市場[J];中國電子商情(基礎電子);2012年08期

10 張慧娟;;新型語音協(xié)處理器提升快速精確語言識別及處理能力[J];電子設計技術;2012年09期

相關會議論文 前4條

1 歐慶于;張昌宏;;應用安全協(xié)處理器構建安全嵌入式系統(tǒng)[A];中國造船工程學會電子技術學術委員會2006學術年會論文集（上冊）[C];2006年

2 孟憲元;;FPGA實現(xiàn)DSP系統(tǒng)的結構模型[A];全國第二屆嵌入式技術聯(lián)合學術會議論文集[C];2007年

3 龐博;張長明;;基于CORDIC算法的數(shù)字協(xié)處理器設計與測試[A];2008年中國高校通信類院系學術研討會論文集（下冊）[C];2009年

4 李建贏;王虹宇;洪朝群;姜巍;;PIC/MC模型在Intel Xeon Phi上的初步實現(xiàn)與優(yōu)化[A];第十六屆全國等離子體科學技術會議暨第一屆全國等離子體醫(yī)學研討會會議摘要集[C];2013年

相關重要報紙文章 前10條

1 記者 周源;英特爾首批至強融合協(xié)處理器問世[N];網絡世界;2012年

2 沈文;AMD+ATI能否雙贏？[N];計算機世界;2006年

3 記者　 孫永杰;“核”戰(zhàn)何時休 客戶需求最重要[N];中國電子報;2006年

4 《網絡世界》記者 周源;MIC：以后請叫我“Phi”[N];網絡世界;2012年

5 馬文方;AMD收購ATi值不值？[N];中國計算機報;2006年

6 Altera公司高級產品行銷經理 Paul Ekas;FPGA協(xié)處理器優(yōu)化汽車信息系統(tǒng)設計[N];中國電子報;2004年

7 ;TD-SCDMA手機采用協(xié)處理器[N];網絡世界;2001年

8 ;新品速遞[N];計算機世界;2001年

9 ;采用協(xié)處理器的TD-SCDMA手機設計[N];人民郵電;2001年

10 岳婷;AP面臨基帶和協(xié)處理器競爭[N];中國電子報;2007年

相關博士學位論文 前5條

1 鄭喬石;暗硅時代CoDA架構可擴展性及能效問題研究[D];西北工業(yè)大學;2015年

2 宋宇鯤;動態(tài)可重構協(xié)處理器研究[D];合肥工業(yè)大學;2006年

3 杜學亮;定制指令與協(xié)處理器加速機制的研究[D];中國科學技術大學;2009年

4 鄭裕峰;高速包分類協(xié)處理器及網絡平臺研究[D];中國科學技術大學;2007年

5 王榮華;動態(tài)二進制翻譯優(yōu)化研究[D];浙江大學;2013年

相關碩士學位論文 前10條

1 宋陽;TD-LTE系統(tǒng)PUSCH信道關鍵技術及其實現(xiàn)[D];電子科技大學;2015年

2 黃亞晴;基于FPGA矢量協(xié)處理器架構的信號處理機研究[D];中國艦船研究院;2015年

3 楊靜;基于有限差分的心電模型模擬在CPU與多MIC協(xié)處理器平臺的并行與優(yōu)化[D];國防科學技術大學;2013年

4 陳呈;面向MIC平臺的OpenACC實現(xiàn)與優(yōu)化關鍵技術研究[D];國防科學技術大學;2013年

5 劉春;HINOC2.0 MAC協(xié)處理器的仿真與板級驗證[D];西安電子科技大學;2014年

6 梁志力;異構多核系統(tǒng)中協(xié)處理器優(yōu)化[D];合肥工業(yè)大學;2015年

7 龐博;高性能專用數(shù)字協(xié)處理器的設計與測試[D];電子科技大學;2009年

8 淮侃;手機多媒體協(xié)處理器芯片的應用與實現(xiàn)[D];西安電子科技大學;2007年

9 金釗;64位高性能嵌入式CPU中系統(tǒng)協(xié)處理器的設計與實現(xiàn)[D];同濟大學;2007年

10 范凱;基于動態(tài)可重構技術的陣列型協(xié)處理器架構設計與實現(xiàn)[D];上海交通大學;2010年

，

本文編號：2046580