本文選題：陣列處理器 + 動(dòng)態(tài)可重構(gòu)　； 參考：《微電子學(xué)與計(jì)算機(jī)》2017年01期

【摘要】：陣列處理器是一種滿足高效能需求、適應(yīng)未來工藝發(fā)展的并行計(jì)算結(jié)構(gòu).基于動(dòng)態(tài)可重構(gòu)陣列處理器架構(gòu),提出了一種基于數(shù)據(jù)流驅(qū)動(dòng)的處理單元高效硬件實(shí)現(xiàn)結(jié)構(gòu),并完成了四抽頭低通濾波器的電路映射及仿真,最后基于Xilinx V6開發(fā)板的綜合結(jié)果進(jìn)行了性能分析.
[Abstract]:Array processor is a parallel computing architecture which can meet the needs of high performance and adapt to the development of future processes. Based on the architecture of dynamic reconfigurable array processor, an efficient hardware architecture of data-flow driven processing unit is proposed, and the circuit mapping and simulation of four-tap low-pass filter are completed. Finally, the performance of Xilinx V6 development board is analyzed.
【作者單位】： 西安郵電大學(xué)電子工程學(xué)院;
【分類號(hào)】：TP302

【相似文獻(xiàn)】

相關(guān)碩士學(xué)位論文 前5條

1 李寶峰;面向循環(huán)陣列處理器的編譯器設(shè)計(jì)與實(shí)現(xiàn)[D];國防科學(xué)技術(shù)大學(xué);2003年

2 劉建國;數(shù)字多波束陣列處理器硬件設(shè)計(jì)與研制[D];西北工業(yè)大學(xué);2002年

3 黃虎才;多態(tài)陣列處理器的并行計(jì)算研究[D];西安郵電大學(xué);2014年

4 徐佳慶;粗粒度可重構(gòu)陣列處理器性能優(yōu)化技術(shù)研究[D];國防科學(xué)技術(shù)大學(xué);2007年

5 左艷輝;粗粒度可重構(gòu)陣列處理器編譯工具研究[D];國防科學(xué)技術(shù)大學(xué);2008年

，

本文編號(hào)：2031585