本文選題：RapidIO協(xié)議 + 串行�。� 參考：《西安電子科技大學(xué)》2012年碩士論文

【摘要】：近30年來(lái),計(jì)算機(jī)工業(yè)取得了長(zhǎng)足的發(fā)展,計(jì)算機(jī)的處理器和總線(xiàn)的性能都有很大的增長(zhǎng)。但相比之下,總線(xiàn)性能的增加幅度卻遠(yuǎn)遠(yuǎn)不能滿(mǎn)足處理器的要求,導(dǎo)致總線(xiàn)成為計(jì)算機(jī)性能的瓶頸之一。為解決這個(gè)問(wèn)題,各種第三代總線(xiàn)技術(shù)相繼出現(xiàn)。RapidIO(高速I(mǎi)O,以下均使用英文簡(jiǎn)稱(chēng))是第三代總線(xiàn)的代表之一,具有總線(xiàn)頻率高、外部引腳少、延遲低、可靠性高等優(yōu)點(diǎn)。RapidIO在國(guó)外具有廣泛的應(yīng)用,并已經(jīng)推出多款成熟的RapidIO芯片；但在國(guó)內(nèi),由于技術(shù)難度較高,且國(guó)外對(duì)我國(guó)采取技術(shù)封鎖,因此仍然應(yīng)用較少,且多以直接購(gòu)買(mǎi)商業(yè)IP為主。 本文針對(duì)第三代總線(xiàn)RapidIO協(xié)議的實(shí)現(xiàn)與驗(yàn)證,首先討論了RapidIO的出現(xiàn)背景和發(fā)展現(xiàn)狀,之后具體分析了串行RapidIO協(xié)議,提煉出有關(guān)RapidIO的實(shí)現(xiàn)方面的關(guān)鍵技術(shù),在此基礎(chǔ)上,具體實(shí)現(xiàn)RapidIO協(xié)議,并針對(duì)RapidIO的功能和關(guān)鍵技術(shù),對(duì)RapidIO IP進(jìn)行功能驗(yàn)證、協(xié)議一致性驗(yàn)證、覆蓋率驗(yàn)證。驗(yàn)證結(jié)果表明,實(shí)現(xiàn)的RapidIO IP完全滿(mǎn)足協(xié)議的要求。
[Abstract]:In the past 30 years, the computer industry has made great progress, and the performance of the processor and bus has been greatly increased. However, the increase of bus performance is far from satisfying the requirement of processor, which leads to the bottleneck of computer performance. In order to solve this problem, various third-generation bus technologies have emerged. RapidIOis one of the representatives of the third-generation bus, which has high bus frequency, few external pins and low delay. RapidIO has been widely used in foreign countries, and many mature RapidIO chips have been developed. And more to buy commercial IP directly. Aiming at the realization and verification of RapidIO protocol, this paper first discusses the background and development of RapidIO protocol, then analyzes the serial RapidIO protocol, and abstracts the key technology about the realization of RapidIO. The RapidIO protocol is implemented. According to the function and key technology of RapidIO, the function verification, protocol consistency verification and coverage verification of RapidIO IP are carried out. The verification results show that the implemented RapidIO IP fully meets the requirements of the protocol.
【學(xué)位授予單位】：西安電子科技大學(xué)
【學(xué)位級(jí)別】：碩士
【學(xué)位授予年份】：2012
【分類(lèi)號(hào)】：TP336

【參考文獻(xiàn)】

相關(guān)期刊論文 前8條

1 謝向輝,彭龍根,吳志兵,盧德平;基于InfiniBand的高性能計(jì)算機(jī)技術(shù)研究[J];計(jì)算機(jī)研究與發(fā)展;2005年06期

2 徐君明,裴先登,王海衛(wèi),黃浩;高性能計(jì)算機(jī)I/O技術(shù)PCI Express分析[J];計(jì)算機(jī)工程;2004年12期

3 尹亞明,李瓊,郭御風(fēng),劉光明;新型高性能RapidIO互連技術(shù)研究[J];計(jì)算機(jī)工程與科學(xué);2004年12期

4 趙英,黃九梅;異步環(huán)境中基于時(shí)鐘精度差的時(shí)間同步問(wèn)題研究[J];計(jì)算機(jī)應(yīng)用;2002年11期

5 許素紅,朱永文,張小木;一種用VHDL設(shè)計(jì)的全雙工異步串行通訊方式[J];空軍工程大學(xué)學(xué)報(bào)(自然科學(xué)版);2003年02期

6 謝靜波;;計(jì)算機(jī)總線(xiàn)的分類(lèi)與發(fā)展趨勢(shì)[J];科技信息(學(xué)術(shù)研究);2007年30期

7 胡薇;李大雙;;無(wú)線(xiàn)高速鏈路快速可靠傳輸方法[J];信息安全與通信保密;2011年06期

8 陳科明;劉鵬;王維東;姚慶棟;;用于多處理器媒體SoC設(shè)計(jì)的實(shí)時(shí)總線(xiàn)調(diào)度優(yōu)化策略[J];浙江大學(xué)學(xué)報(bào)(工學(xué)版);2007年09期

相關(guān)碩士學(xué)位論文 前1條

1 楊卿;RapidIO高速互聯(lián)接口的設(shè)計(jì)研究與應(yīng)用[D];電子科技大學(xué);2009年

，

本文編號(hào)：2022915