本文選題：RapidIO協(xié)議 + 串行�。� 參考：《西安電子科技大學》2012年碩士論文

【摘要】：近30年來,計算機工業(yè)取得了長足的發(fā)展,計算機的處理器和總線的性能都有很大的增長。但相比之下,總線性能的增加幅度卻遠遠不能滿足處理器的要求,導致總線成為計算機性能的瓶頸之一。為解決這個問題,各種第三代總線技術(shù)相繼出現(xiàn)。RapidIO(高速IO,以下均使用英文簡稱)是第三代總線的代表之一,具有總線頻率高、外部引腳少、延遲低、可靠性高等優(yōu)點。RapidIO在國外具有廣泛的應用,并已經(jīng)推出多款成熟的RapidIO芯片；但在國內(nèi),由于技術(shù)難度較高,且國外對我國采取技術(shù)封鎖,因此仍然應用較少,且多以直接購買商業(yè)IP為主。 本文針對第三代總線RapidIO協(xié)議的實現(xiàn)與驗證,首先討論了RapidIO的出現(xiàn)背景和發(fā)展現(xiàn)狀,之后具體分析了串行RapidIO協(xié)議,提煉出有關RapidIO的實現(xiàn)方面的關鍵技術(shù),在此基礎上,具體實現(xiàn)RapidIO協(xié)議,并針對RapidIO的功能和關鍵技術(shù),對RapidIO IP進行功能驗證、協(xié)議一致性驗證、覆蓋率驗證。驗證結(jié)果表明,實現(xiàn)的RapidIO IP完全滿足協(xié)議的要求。
[Abstract]:In the past 30 years, the computer industry has made great progress, and the performance of the processor and bus has been greatly increased. However, the increase of bus performance is far from satisfying the requirement of processor, which leads to the bottleneck of computer performance. In order to solve this problem, various third-generation bus technologies have emerged. RapidIOis one of the representatives of the third-generation bus, which has high bus frequency, few external pins and low delay. RapidIO has been widely used in foreign countries, and many mature RapidIO chips have been developed. And more to buy commercial IP directly. Aiming at the realization and verification of RapidIO protocol, this paper first discusses the background and development of RapidIO protocol, then analyzes the serial RapidIO protocol, and abstracts the key technology about the realization of RapidIO. The RapidIO protocol is implemented. According to the function and key technology of RapidIO, the function verification, protocol consistency verification and coverage verification of RapidIO IP are carried out. The verification results show that the implemented RapidIO IP fully meets the requirements of the protocol.
【學位授予單位】：西安電子科技大學
【學位級別】：碩士
【學位授予年份】：2012
【分類號】：TP336

【參考文獻】

相關期刊論文 前8條

1 謝向輝,彭龍根,吳志兵,盧德平;基于InfiniBand的高性能計算機技術(shù)研究[J];計算機研究與發(fā)展;2005年06期

2 徐君明,裴先登,王海衛(wèi),黃浩;高性能計算機I/O技術(shù)PCI Express分析[J];計算機工程;2004年12期

3 尹亞明,李瓊,郭御風,劉光明;新型高性能RapidIO互連技術(shù)研究[J];計算機工程與科學;2004年12期

4 趙英,黃九梅;異步環(huán)境中基于時鐘精度差的時間同步問題研究[J];計算機應用;2002年11期

5 許素紅,朱永文,張小木;一種用VHDL設計的全雙工異步串行通訊方式[J];空軍工程大學學報(自然科學版);2003年02期

6 謝靜波;;計算機總線的分類與發(fā)展趨勢[J];科技信息(學術(shù)研究);2007年30期

7 胡薇;李大雙;;無線高速鏈路快速可靠傳輸方法[J];信息安全與通信保密;2011年06期

8 陳科明;劉鵬;王維東;姚慶棟;;用于多處理器媒體SoC設計的實時總線調(diào)度優(yōu)化策略[J];浙江大學學報(工學版);2007年09期

相關碩士學位論文 前1條

1 楊卿;RapidIO高速互聯(lián)接口的設計研究與應用[D];電子科技大學;2009年

，

本文編號：2022915