發(fā)布時間：2018-06-02 07:51

  本文選題：cache一致性 + 分層架構��； 參考：《西安電子科技大學》2013年碩士論文

【摘要】：集成電路設計以及制造業(yè)的不斷發(fā)展，使得在單個芯片上集成多個處理器內(nèi)核成為了可能。由于多核處理器相對于單核處理器在功耗，速度等方面的優(yōu)勢，近年來得到了極大地發(fā)展。 在多核處理器中，多個內(nèi)核對共享數(shù)據(jù)的訪問必將會引起數(shù)據(jù)沖突，也就是緩存（cache）出現(xiàn)不一致情況。cache一致性協(xié)議就是為了解決這種不一致現(xiàn)象，使得內(nèi)核可以實時訪問到正確的數(shù)據(jù)。 本文在分析了兩種傳統(tǒng)協(xié)議的基礎上提出了基于分層架構的混合一致性協(xié)議，，將兩種傳統(tǒng)一致性協(xié)議進行了有效地結合。在第一層共享總線架構結構上采用總線監(jiān)聽一致性協(xié)議，第二層互聯(lián)網(wǎng)絡架構的結構上采用基于目錄的一致性協(xié)議。該協(xié)議即解決了共享總線架構的總線帶寬問題，又解決了基于目錄的一致性協(xié)議中目錄所占存儲空間過大的問題，表現(xiàn)出了優(yōu)良的性能。 同時提出了局部一致性的概念，使得cache一致性的維護可以只在某幾個指定內(nèi)核之間，避免了全局一致性維護帶來的不必要的開銷，提高了一致性維護效率。
[Abstract]:With the development of IC design and manufacturing, it is possible to integrate multiple processor cores on a single chip. Due to the advantages of multi-core processor over single-core processor in power consumption, speed and so on, it has been greatly developed in recent years. In multicore processors, access to shared data by multiple kernels will inevitably cause data conflicts, I. E. cache cache.cache conformance protocol is designed to solve this inconsistency. Enables the kernel to access the correct data in real time. In this paper, based on the analysis of two traditional protocols, a hybrid consistency protocol based on hierarchical architecture is proposed, and the two traditional consistency protocols are effectively combined. Bus listening conformance protocol is adopted in the first layer shared bus architecture and the directory based consistency protocol is adopted in the second layer Internet architecture. This protocol not only solves the bus bandwidth problem of the shared bus architecture, but also solves the problem that the directory occupies too much storage space in the consistency protocol based on directory, which shows excellent performance. At the same time, the concept of local consistency is proposed, so that the maintenance of cache consistency can only be between several specified kernels, thus avoiding unnecessary overhead brought by global consistency maintenance, and improving the efficiency of consistency maintenance.
【學位授予單位】：西安電子科技大學
【學位級別】：碩士
【學位授予年份】：2013
【分類號】：TP332

【參考文獻】

相關期刊論文 前1條

1 孫昱東，孫強南，阮英綱;Cache一致性協(xié)議的研究與評價[J];計算機工程與應用;1995年05期

相關博士學位論文 前1條

1 高翔;多核處理器的訪存模擬與優(yōu)化技術研究[D];中國科學技術大學;2007年

相關碩士學位論文 前1條

1 陳石坤;多核處理器中CACHE一致性協(xié)議研究和實現(xiàn)[D];國防科學技術大學;2005年

本文編號：1968001