本文選題：北橋芯片 + 存儲(chǔ)器接口　； 參考：《西安電子科技大學(xué)》2012年碩士論文

【摘要】：隨著現(xiàn)代計(jì)算機(jī)系統(tǒng)的高速發(fā)展， CPU與內(nèi)存之間數(shù)據(jù)交換速率要求越來越高，，CPU與內(nèi)存之間的速度差異，已經(jīng)成為制約整個(gè)系統(tǒng)性能的瓶頸。使用集成于北橋芯片中的存儲(chǔ)器接口，為CPU與內(nèi)存之間提供數(shù)據(jù)交換通路，是當(dāng)前解決這一問題主流方法。 本文的研究對象是一款X高性能北橋芯片中存儲(chǔ)器接口。論文從驗(yàn)證方法學(xué)基礎(chǔ)學(xué)習(xí)出發(fā)，介紹了X北橋芯片基本架構(gòu)，研究了其中存儲(chǔ)器接口的相關(guān)內(nèi)容，在充分了解存儲(chǔ)器接口相關(guān)時(shí)序和設(shè)計(jì)的基礎(chǔ)上搭建了驗(yàn)證平臺(tái)，提取了全面的功能測試點(diǎn)，對其存儲(chǔ)器接口的ROM接口，異步DRAM接口，SDARM接口以及檢驗(yàn)功能進(jìn)行了功能驗(yàn)證，并對驗(yàn)證結(jié)果進(jìn)行了分析。驗(yàn)證結(jié)果表明，該存儲(chǔ)器接口的功能驗(yàn)證方法是可行的，對高性能存儲(chǔ)器接口設(shè)計(jì)和驗(yàn)證工作具有一定的參考價(jià)值。
[Abstract]:With the rapid development of modern computer system, the speed difference between CPU and memory is becoming more and more high, which has become the bottleneck that restricts the performance of the whole system. Using the memory interface integrated in the Beiqiao chip to provide a data exchange path between CPU and memory is the main method to solve this problem. The research object of this paper is a X-high-performance memory interface in Beiqiao chip. Based on the basic learning of verification methodology, this paper introduces the basic architecture of X-Beiqiao chip, studies the related contents of memory interface, and builds a verification platform based on the full understanding of the timing and design of memory interface. The full function test points are extracted, and the ROM interface of its memory interface, the asynchronous DRAM interface and the checking function are verified. The verification results are analyzed. The verification results show that the functional verification method of the memory interface is feasible and has certain reference value for the design and verification of the high performance memory interface.
【學(xué)位授予單位】：西安電子科技大學(xué)
【學(xué)位級別】：碩士
【學(xué)位授予年份】：2012
【分類號】：TP333

【參考文獻(xiàn)】

相關(guān)碩士學(xué)位論文 前4條

1 廉玉平;大規(guī)模數(shù)字集成電路中的驗(yàn)證技術(shù)及其應(yīng)用[D];浙江大學(xué);2010年

2 關(guān)娜;網(wǎng)絡(luò)處理器系統(tǒng)中SDRAM控制器電路設(shè)計(jì)與仲裁優(yōu)化研究[D];西安電子科技大學(xué);2010年

3 辜選瓊;600MHz YHFT-DX乘法部件的設(shè)計(jì)與驗(yàn)證[D];國防科學(xué)技術(shù)大學(xué);2010年

4 李明;基于FPGA的小型CPU中通信協(xié)議的研究及IP Core的開發(fā)[D];山東大學(xué);2009年

本文編號：1922837