本文選題：存儲器 + DDR��； 參考：《電光與控制》2014年06期

【摘要】：迄今為止,SDRAM存儲器的擴容完全依賴于半導體工藝水平的升級,而提速取決于對時鐘的利用方式。DDR3 SDRAM已達8倍速率,再提速已很困難。提出一種新型串行訪問的SDDR存儲器結構和片內串行只寫總線,將DDR存儲器封裝成消息連接的構件,將訪問存儲器的命令、地址和數(shù)據(jù)等信息打成消息報包,經片內串行只寫總線與構件化的DDR存儲器交換信息。SDDR存儲器減少了引腳,連接簡單并且抗干擾能力強、可靠性高,易于擴容和進一步提升時鐘速率,具有明顯的實用前景。
[Abstract]:Up to now, the expansion of SDRAM memory depends entirely on the upgrading of semiconductor process level, and the speed up depends on the use of clock. DDR3 SDRAM has reached 8 times the rate, so it is very difficult to speed up again. A new type of serial access SDDR memory structure and on-chip serial write-only bus are proposed. The DDR memory is encapsulated into a message connection component, and the commands, addresses and data of the access memory are packed into a Sabbath packet. The exchange of information with component-based DDR memory via on-chip serial write-only bus reduces pin, easy connection, strong anti-interference ability, high reliability, easy to expand capacity and further increase clock rate, and has obvious practical prospects.
【作者單位】： 太原理工大學信息工程學院;
【分類號】：TP333

【參考文獻】

相關期刊論文 前3條

1 雷海軍;劉鵬;陳戰(zhàn)夫;何業(yè)軍;李先義;;視頻格式轉換系統(tǒng)中DDR控制器設計[J];電視技術;2011年14期

2 蔡月明;仇新宏;李惠宇;邢宜寶;;基于低壓差分信號高速串行總線的智能變電站硬件平臺設計[J];電力系統(tǒng)自動化;2012年21期

3 馬鳴;;基于構件的軟件工程理論與方法探討[J];電子測試;2013年16期

相關碩士學位論文 前2條

1 寇科男;SATA接口技術研究及設計[D];哈爾濱工業(yè)大學;2010年

2 范俊;基于FPGA的SATA控制器的研究與實現(xiàn)[D];華中科技大學;2006年

【共引文獻】

相關期刊論文 前8條

1 張京生;韓勁松;;硬盤固件病毒的工作原理及防治方法[J];北京信息科技大學學報(自然科學版);2013年01期

2 李華;;基于SDRAM的Bayer格式圖像插值算法硬件設計[J];電視技術;2013年05期

3 丁毅;葉品勇;郭曉;徐，

本文編號：1918275