本文選題：改進(jìn)型Booth算法 + 大數(shù)乘法器�。� 參考：《廣西民族大學(xué)》2017年碩士論文

【摘要】：隨著互聯(lián)網(wǎng)技術(shù)不斷發(fā)展,對(duì)Internet系統(tǒng)的攻擊已經(jīng)變得越來(lái)越復(fù)雜,而發(fā)動(dòng)攻擊所需要的技能與知識(shí)卻下降了,攻擊變得更自動(dòng)化且所造成的破壞性也更大,信息安全問(wèn)題日益突出。密碼技術(shù)是保證信息安全的重要的核心技術(shù)。公鑰密碼技術(shù)得到了廣泛應(yīng)用,公鑰密碼所涉及的非對(duì)稱的RSA算法成為研究的一個(gè)熱點(diǎn)。加/解密的核心運(yùn)算是對(duì)大數(shù)乘法器反復(fù)調(diào)用,它是運(yùn)算最耗時(shí)且最關(guān)鍵的運(yùn)算單元,其運(yùn)行參數(shù)制約著加/解密芯片的主要性能指標(biāo),因此研究并設(shè)計(jì)低時(shí)延、并行、高效的乘法器對(duì)密碼芯片設(shè)計(jì)的高效實(shí)現(xiàn)具有重大的現(xiàn)實(shí)意義。本文主要對(duì)Booth算法進(jìn)行改進(jìn),對(duì)改進(jìn)算法的乘法器進(jìn)行n位擴(kuò)展與FPGA設(shè)計(jì)實(shí)現(xiàn),并對(duì)其進(jìn)行軟硬件正確性仿真驗(yàn)證。乘法器的實(shí)現(xiàn)基礎(chǔ)是移位、編碼、累加運(yùn)算、位寬擴(kuò)展等設(shè)計(jì)。因此,本文首先研究了常見(jiàn)各類加法器、Booth算法乘法器的設(shè)計(jì)方法、4-2壓縮器原理及實(shí)現(xiàn)、乘法器結(jié)構(gòu)研究及設(shè)計(jì)等。在Booth乘法器研究的基礎(chǔ)上進(jìn)行了一系列深入的研究,首先,基于Booth算法的基礎(chǔ)上,提出了一種基于FPGA的創(chuàng)新型Booth算法,簡(jiǎn)化了Booth編碼復(fù)雜性,減少了加法次數(shù),僅需做一次加法運(yùn)算,提高了運(yùn)算速度;其次,在8位乘法器實(shí)現(xiàn)的基礎(chǔ)上,進(jìn)行位寬可擴(kuò)展性設(shè)計(jì),并提出了一種可擴(kuò)展性的大數(shù)乘法器,并實(shí)現(xiàn)64位大數(shù)乘法器設(shè)計(jì),可以應(yīng)用于Montgomery算法的模乘、模冪調(diào)用的核心運(yùn)算模塊。提高了密碼運(yùn)算的速度,簡(jiǎn)化了設(shè)計(jì)方法。最后,對(duì)本文研究實(shí)現(xiàn)的內(nèi)容與提出的創(chuàng)新的設(shè)計(jì)方法進(jìn)行了軟硬件仿真實(shí)驗(yàn)驗(yàn)證,在關(guān)鍵路徑時(shí)延與消耗硬件資源方面進(jìn)行了對(duì)比分析,并給出了對(duì)本文研究設(shè)計(jì)的總結(jié)與展望。
[Abstract]:With the development of Internet technology, attacks on Internet systems have become more and more complex, while the skills and knowledge required to launch attacks have declined, and attacks have become more automated and more destructive. The problem of information security is increasingly prominent. Cryptography is an important core technology to ensure information security. Public key cryptography technology has been widely used, the asymmetric RSA algorithm involved in public key cryptography has become a hot topic. The core operation of encryption / decryption is to call the multiplier of large numbers repeatedly. It is the most time consuming and key operation unit, and its operation parameters restrict the main performance index of encryption / decryption chip, so we study and design low delay and parallel. Efficient multiplier is of great practical significance to the efficient implementation of cipher chip design. In this paper, the Booth algorithm is improved, the multiplier of the improved algorithm is extended by n-bit and FPGA is designed and implemented, and the correctness of the multiplier is verified by software and hardware simulation. Multiplier implementation is based on shift, coding, cumulative operation, bit width expansion and other design. Therefore, this paper first studies the design method of the common adder, the principle and implementation of the 4-2 compressor, and the structure and design of the multiplier, etc. Based on the research of Booth multiplier, a series of deep research is carried out. Firstly, based on the Booth algorithm, an innovative Booth algorithm based on FPGA is proposed, which simplifies the complexity of Booth coding and reduces the number of additions. Only one addition operation is needed to improve the operation speed. Secondly, on the basis of the implementation of 8-bit multiplier, the bit width extensibility is designed, and a scalable large multiplier is proposed, and the design of 64-bit multiplier is realized. Can be applied to the Montgomery algorithm modular multiplication, modular power call the core operation module. It improves the speed of cryptographic operation and simplifies the design method. Finally, the contents of this paper and the innovative design methods are verified by software and hardware simulation experiments, and the critical path delay and the consumption of hardware resources are compared and analyzed. The summary and prospect of the research and design of this paper are also given.
【學(xué)位授予單位】：廣西民族大學(xué)
【學(xué)位級(jí)別】：碩士
【學(xué)位授予年份】：2017
【分類號(hào)】：TP332.22

【相似文獻(xiàn)】

相關(guān)期刊論文 前10條

1 王超;;Booth編碼在補(bǔ)碼乘法中的應(yīng)用[J];科技創(chuàng)新導(dǎo)報(bào);2012年35期

2 王順利;;基于補(bǔ)碼等價(jià)定義的Booth算法證明[J];現(xiàn)代電子技術(shù);2012年12期

3 仇冀宏;陳鐘鳴;;一種新的Booth乘法器設(shè)計(jì)方法[J];合肥工業(yè)大學(xué)學(xué)報(bào)(自然科學(xué)版);2006年11期

4 李振剛;;多位乘法器的多階Booth算法的實(shí)現(xiàn)[J];天津城市建設(shè)學(xué)院學(xué)報(bào);2009年01期

5 康瀟亮;雷紹充;梁峰;;67×67位乘法器的改進(jìn)四階Booth算法實(shí)現(xiàn)[J];電子器件;2007年04期

6 王曉東;富坤;耿恒山;秘海曉;孫曉麗;;在8位微程序控制的模型計(jì)算機(jī)中Booth算法的實(shí)現(xiàn)[J];河北科技大學(xué)學(xué)報(bào);2012年05期

7 何軍;朱英;;一種64位Booth乘法器的設(shè)計(jì)與優(yōu)化[J];計(jì)算機(jī)工程;2012年16期

8 陳海民;李崢;謝鐵頓;;基于Radix-4 Booth編碼的乘法器優(yōu)化設(shè)計(jì)[J];計(jì)算機(jī)工程;2012年01期

9 周怡;李樹(shù)國(guó);;一種改進(jìn)的基4-Booth編碼流水線大數(shù)乘法器設(shè)計(jì)[J];微電子學(xué)與計(jì)算機(jī);2014年01期

10 ;MODELING OF FMS BASED ON UML AND OPNS[J];Chinese Journal of Mechanical Engineering(English Edition);2000年02期

相關(guān)重要報(bào)紙文章 前2條

1 陜西 木子;流水線技術(shù)在Booth乘法器中的應(yīng)用[N];電子報(bào);2007年

2 佚名;創(chuàng)新者 成功[N];計(jì)算機(jī)世界;2005年

相關(guān)碩士學(xué)位論文 前10條

1 梁成棟;基于改進(jìn)型Booth算法的大數(shù)乘法器的設(shè)計(jì)與驗(yàn)證[D];廣西民族大學(xué);2017年

2 錢亮宇;面向可容錯(cuò)計(jì)算的非精確Booth乘法器的設(shè)計(jì)與評(píng)估[D];南京航空航天大學(xué);2017年

3 饒文博;基于形式化方法的Booth乘法器可靠性研究[D];北京化工大學(xué);2015年

4 劉彬彬;基于Booth算法的低功耗乘法器設(shè)計(jì)[D];寧波大學(xué);2011年

5 孫振瑋;基于優(yōu)化Booth算法實(shí)現(xiàn)的可配置18位乘法器硬核設(shè)計(jì)與驗(yàn)證[D];西安電子科技大學(xué);2011年

6 馬斌;應(yīng)用于DSP系統(tǒng)的能量感知技術(shù)研究[D];電子科技大學(xué);2017年

7 李道通;基于雙邏輯的低功耗乘法器設(shè)計(jì)[D];寧波大學(xué);2017年

8 蘇強(qiáng);基于偶型高斯正規(guī)基乘法器設(shè)計(jì)[D];哈爾濱工業(yè)大學(xué);2017年

9 董文雯;高性能冗余十進(jìn)制乘法器的研究與設(shè)計(jì)[D];南京航空航天大學(xué);2017年

10 張清宇;余數(shù)系統(tǒng)中算法單元及關(guān)鍵技術(shù)研究[D];電子科技大學(xué);2017年

，

本文編號(hào)：1888604