本文選題：視頻陣列處理器 + 適配器�。� 參考：《微電子學(xué)與計(jì)算機(jī)》2017年02期

【摘要】：為了降低遠(yuǎn)程數(shù)據(jù)訪問(wèn)延遲,提高并行度,針對(duì)視頻陣列處理器設(shè)計(jì)了一種遠(yuǎn)程數(shù)據(jù)訪存電路,通過(guò)網(wǎng)絡(luò)適配器將陣列處理器與路由網(wǎng)絡(luò)相連實(shí)現(xiàn)遠(yuǎn)程數(shù)據(jù)的訪存.通過(guò)Xilinx的ZC706系列FPGA開(kāi)發(fā)板測(cè)試表明:該數(shù)據(jù)訪存電路顯著提高了遠(yuǎn)程數(shù)據(jù)的傳送效率,并且與Intel 80核處理器的2D Mesh網(wǎng)絡(luò)相比,可以降低1/3的通信延遲.
[Abstract]:In order to reduce the delay of remote data access and improve the degree of parallelism, a remote data access circuit is designed for video array processors. The array processor is connected to the routing network by network adapters to realize remote data access. The test results of Xilinx's ZC706 series FPGA development board show that the data access circuit improves the transmission efficiency of remote data significantly, and it can reduce the communication delay by one-third compared with the 2D Mesh network of Intel 80 core processor.
【作者單位】： 西安郵電大學(xué)電子工程學(xué)院;西安郵電大學(xué)計(jì)算機(jī)學(xué)院;
【基金】：國(guó)家自然科學(xué)基金面上項(xiàng)目(61272120) 陜西省科技統(tǒng)籌創(chuàng)新工程項(xiàng)目(2016KTZDGY02-04-02) 陜西省自然科學(xué)基金(2015JM6326)
【分類號(hào)】：TP332

【相似文獻(xiàn)】

相關(guān)期刊論文 前10條

1 劉中,龔耀寰;寬帶陣列處理器設(shè)計(jì)的半無(wú)窮維二次優(yōu)化方法[J];電子學(xué)報(bào);1990年06期

2 Z.劉;Y.H.龔;張固良;;一種設(shè)計(jì)寬帶自適應(yīng)陣列處理器的新方法[J];雷達(dá)與對(duì)抗;1992年02期

3 楊喬林;;一個(gè)基于規(guī)則的陣列處理器開(kāi)發(fā)環(huán)境[J];計(jì)算機(jī)研究與發(fā)展;1989年04期

4 沈緒榜;;陣列處理器系統(tǒng)芯片的發(fā)展[J];電子產(chǎn)品世界;2010年Z1期

5 McWHIRTER John G;王秀壇;;并行信號(hào)處理[J];現(xiàn)代雷達(dá);1990年01期

6 蘇睿;劉貴忠;張彤宇;;具有高效緩沖策略的運(yùn)動(dòng)估計(jì)陣列處理器結(jié)構(gòu)[J];計(jì)算機(jī)學(xué)報(bào);2006年10期

7 李鳳沼;一種魯棒型陣列處理器設(shè)計(jì)中的坐標(biāo)變換[J];天津理工學(xué)院學(xué)報(bào);1994年02期

8 周杰;陳嘯洋;趙建勛;竇勇;;大矩陣QR分解的FPGA設(shè)計(jì)與實(shí)現(xiàn)[J];計(jì)算機(jī)工程與科學(xué);2010年10期

9 ;新品櫥窗[J];多媒體世界;1999年04期

10 江超偉;;LASSEN SP20信號(hào)陣列處理器[J];氣象科技;1989年06期

相關(guān)碩士學(xué)位論文 前5條

1 李寶峰;面向循環(huán)陣列處理器的編譯器設(shè)計(jì)與實(shí)現(xiàn)[D];國(guó)防科學(xué)技術(shù)大學(xué);2003年

2 劉建國(guó);數(shù)字多波束陣列處理器硬件設(shè)計(jì)與研制[D];西北工業(yè)大學(xué);2002年

3 黃虎才;多態(tài)陣列處理器的并行計(jì)算研究[D];西安郵電大學(xué);2014年

4 徐佳慶;粗粒度可重構(gòu)陣列處理器性能優(yōu)化技術(shù)研究[D];國(guó)防科學(xué)技術(shù)大學(xué);2007年

5 左艷輝;粗粒度可重構(gòu)陣列處理器編譯工具研究[D];國(guó)防科學(xué)技術(shù)大學(xué);2008年

，

本文編號(hào)：1844047