本文選題：寄存器堆 + 65nm��； 參考：《復旦大學》2013年碩士論文

【摘要】：多端口寄存器堆由于可以實現(xiàn)快速、多個、并行的讀寫操作,所以對于指令并行性要求很高的現(xiàn)代處理器來說不可或缺,寄存器堆已經(jīng)成為了各類尤其是嵌入式處理器中的關(guān)鍵模塊。 寄存器堆設計是存儲器設計中的一個研究方向。高密度寄存器堆作為中央處理器中的一個關(guān)鍵模塊,處于處理器片內(nèi),其在存儲層次中也位于最頂層,寄存器堆的面積、速度、功耗等指標均對處理器有較大的影響。相比于靜態(tài)隨機存儲器(SRAM)、動態(tài)隨機存儲器(DRAM)等存儲系統(tǒng),它具有存儲容量更小,訪問速度更快,要求同時可訪問的端口更多的特點。 本文的研究就是面向嵌入式CPU的應用需求,以寄存器堆為研究對象,深入探索其小面積、低功耗與高性能的實現(xiàn)方案,最終設計并實現(xiàn)了三款不同規(guī)格的寄存器堆。這三款寄存器堆規(guī)格不同、實現(xiàn)方案不一,所采用的設計方法以及設計中的折衷考慮對寄存器堆的研究工作非常有參考價值與借鑒意義。其出色的面積、功耗、速度實現(xiàn)結(jié)果不僅滿足了當前嵌入式處理器的應用需求,而且為處理器整體設計帶來了更多的選擇余地。
[Abstract]:The multiport register file is indispensable for the modern processor with high instruction parallelism, because it can achieve fast, multiple, parallel read and write operations. Register-file has become a key module in all kinds of embedded processors. Register-file design is a research direction in memory design. As a key module in central processor, high density register file (HDR) is located on the top of the memory level. The area, speed and power consumption of the register file have a great influence on the processor. Compared with static random access memory (SRAM), dynamic random access memory (DRAM) and other storage systems, it has the characteristics of smaller storage capacity, faster access speed and more ports that can be accessed at the same time. The research of this paper is to face the application requirement of embedded CPU, take register file as the research object, deeply explore its small area, low power consumption and high performance realization scheme, and finally design and implement three different specifications register file. These three registers have different specifications and different implementation schemes. The design methods and the compromise considerations used in the design are of great reference value and significance for the research of register file. Its excellent area, power consumption and speed not only meet the needs of current embedded processor applications, but also bring more options for the overall design of the processor.
【學位授予單位】：復旦大學
【學位級別】：碩士
【學位授予年份】：2013
【分類號】：TP332.11

【相似文獻】

相關(guān)期刊論文 前10條

1 楊光;張曉彤;王沁;;一種基于寄存器堆連接的可重組邏輯體系結(jié)構(gòu)[J];小型微型計算機系統(tǒng);2006年11期

2 張軒;李兆麟;;一種6讀2寫多端口寄存器堆的全定制實現(xiàn)[J];計算機工程;2007年20期

3 孫含欣;佟冬;袁鵬;程旭;;基于簇的寄存器堆功耗管理方法[J];電子學報;2008年02期

4 陸禎琦;蔣劍飛;毛志剛;;高速低功耗6端口分塊式寄存器堆的設計[J];微電子學與計算機;2009年06期

5 方卓紅;;寄存器堆設計方法研究[J];科技信息;2010年33期

6 鄭婧;;多端口寄存器堆的低功耗設計方法[J];山西電子技術(shù);2008年06期

7 趙雨來;李險峰;佟冬;孫含欣;陳杰;程旭;;一種基于活躍周期的低端口數(shù)低能耗寄存器堆設計[J];計算機學報;2008年02期

8 叢高建;齊家月;;一種高速低功耗多端口寄存器堆的設計[J];半導體學報;2007年04期

9 王俊宇,王昭順,王沁;堆棧式寄存器堆及其應用[J];計算機工程與應用;2001年11期

10 李亞民;RISC寄存器的管理策略[J];小型微型計算機系統(tǒng);1987年12期

相關(guān)碩士學位論文 前4條

1 宋麗麗;32×32位三端口寄存器堆的加固設計[D];哈爾濱工業(yè)大學;2012年

2 韓軍;面向嵌入式CPU的高密度奇存器堆設計技術(shù)研究[D];復旦大學;2013年

3 張星星;基于65nm工藝的寄存器堆設計技術(shù)研究[D];復旦大學;2012年

4 李毅;高性能低功耗SoC設計以及寄存器堆的應用[D];復旦大學;2011年

，

本文編號：1803070