本文選題：DSP核 + 定點式�。� 參考：《微電子學(xué)與計算機》2014年06期

【摘要】：為提高DSP的工作效率,設(shè)計了一種4級流水線的16位定點式DSP核.分別從系統(tǒng)及關(guān)鍵模塊設(shè)計兩個方面,介紹了DSP核的具體設(shè)計方法,著重分析了流水線的實現(xiàn)方案及DSP核的指令流與數(shù)據(jù)流,給出了DSP核的完整設(shè)計方案.最后給出DSP核支持的指令集,并基于Modelsim仿真環(huán)境對指令集進行驗證.結(jié)果表明,該DSP核能夠正確執(zhí)行各條指令,最高時鐘頻率為12.5MHz,可在單個機器周期內(nèi)完成高速運算.
[Abstract]:In order to improve the efficiency of DSP, a 4-stage pipelined 16-bit fixed-point DSP kernel is designed. The design method of DSP core is introduced from two aspects of system and key module design. The implementation scheme of pipeline and the instruction flow and data flow of DSP core are analyzed emphatically. The complete design scheme of DSP core is given. Finally, the instruction set supported by DSP core is given, and the instruction set is verified based on Modelsim simulation environment. The results show that the DSP core can execute each instruction correctly, and the highest clock frequency is 12.5 MHz, which can complete high speed operation in a single machine cycle.
【作者單位】： 沈陽工業(yè)大學(xué)信息科學(xué)與工程學(xué)院;
【分類號】：TP332

【參考文獻】

相關(guān)期刊論文 前3條

1 李輝;李平;;一種嵌入式DSP核的設(shè)計及FPGA驗證[J];微電子學(xué);2008年02期

2 沈鉦;何虎;楊旭;賈迪;孫義和;;Architecture Design of a Variable Length Instruction Set VLIW DSP[J];Tsinghua Science and Technology;2009年05期

3 陳海兵,楊松華,吳耿峰;專用16位定點DSP的CPU設(shè)計[J];微電子學(xué)與計算機;2004年01期

【共引文獻】

相關(guān)期刊論文 前10條

1 楊磊;張遠洋;李崢;;可重構(gòu)信息安全SoC芯片的設(shè)計與實現(xiàn)[J];電子技術(shù)應(yīng)用;2007年05期

2 李旰;王紅勝;張陽;陳軍廣;;基于FPGA的移位減法除法器優(yōu)化設(shè)計與實現(xiàn)[J];國防技術(shù)基礎(chǔ);2010年08期

3 楊惠;陳書明;萬江華;;一種基于VLIW DSP架構(gòu)的高性能取指流水線[J];國防科技大學(xué)學(xué)報;2011年04期

4 盧懷山;王向紅;冼偉銓;;標(biāo)點符號指令集微控制器內(nèi)核[J];廣西民族大學(xué)學(xué)報(自然科學(xué)版);2007年03期

5 東野長磊;;基于現(xiàn)場可編程門陣列的RISC處理器設(shè)計[J];計算機工程;2011年11期

6 錢江波;王讓定;石守東;林雪明;;基于EDA技術(shù)的“計算機組成原理”課程改革研究與實踐[J];計算機教育;2008年08期

7 張素萍;李紅剛;張慧堅;董定超;;單精度浮點運算單元的FPGA設(shè)計與實現(xiàn)[J];計算機測量與控制;2011年05期

8 李輝;李平;;一種嵌入式DSP核的設(shè)計及FPGA驗證[J];微電子學(xué);2008年02期

9 李輝;李平;王憶文;;音頻專用DSP核的硬件循環(huán)設(shè)計[J];微電子學(xué);2008年06期

10 崔連和;;基于Minisys指令集的流水CPU研究[J];煤炭技術(shù);2011年02期

相關(guān)博士學(xué)位論文 前2條

1 陳紅洲;同時多線程處理器資源共享控制策略研究[D];浙江大學(xué);2009年

2 李輝;改進的離散余弦反變換迭代算法研究與音頻DSP核設(shè)計[D];電子科技大學(xué);2010年

相關(guān)碩士學(xué)位論文 前10條

1 張仰輝;VLSI后端設(shè)計中針對CMP平坦度的DFM[D];大連理工大學(xué);2010年

2 劉仍穩(wěn);ASIP的流水線以及參量化設(shè)計[D];西安電子科技大學(xué);2011年

3 陶旭東;用于先進PLC的異構(gòu)多核MPU研究與設(shè)計[D];沈陽理工大學(xué);2011年

4 安然;基于FPGA的除法器的設(shè)計和實現(xiàn)[D];成都理工大學(xué);2011年

5 吳斌;8086全硅計算機的硬盤設(shè)計研究[D];中國科學(xué)技術(shù)大學(xué);2011年

6 劉覽;基于FPGA的32位RISC嵌入式微處理器設(shè)計[D];南京航空航天大學(xué);2010年

7 王浩;處理器TI DSP VC33虛擬核的設(shè)計與實現(xiàn)[D];哈爾濱工業(yè)大學(xué);2011年

8 張俊;基于8位MCU IP核的USB控制器的設(shè)計與實現(xiàn)[D];合肥工業(yè)大學(xué);2006年

9 王鯤鵬;基于FPGA的視頻圖像處理系統(tǒng)的研究[D];昆明理工大學(xué);2006年

10 武楊;基于32位MIPS架構(gòu)的雙發(fā)射流水線邏輯設(shè)計[D];電子科技大學(xué);2006年

【相似文獻】

相關(guān)碩士學(xué)位論文 前2條

1 陳芳s，

本文編號：1798693