發(fā)布時間：2018-04-22 13:38

  本文選題：嵌入式 + 微處理器��； 參考：《南京理工大學(xué)》2013年碩士論文

【摘要】：進(jìn)入21世紀(jì),SoC (System on Chip,片上系統(tǒng))得到了快速發(fā)展,作為SoC最核心的微處理器在各個應(yīng)用領(lǐng)域扮演了越來越重要的角色。嵌入式微處理器在工業(yè)控制、個人消費電子、通信、軍工領(lǐng)域有著廣泛的應(yīng)用,其中大部分的SoC芯片采用ARM架構(gòu),ARM公司的ARM系列架構(gòu)的嵌入式微處理器在嵌入式市場占領(lǐng)了大部分市場份額。 本文研究了ARM公司Cortex-M系列的Cortex-M3處理器,設(shè)計了一款與Cortex-M3指令集完全兼容的嵌入式微處理器,并具有主頻高、功耗低的特點。 首先,基于Cortex-M3處理器三級流水線,將3級流水線Execution階段分成Execution、Memory Access、Write Back三個階段來降低Execution的關(guān)鍵延時,將其擴(kuò)展為5級流水線,來達(dá)到提高主頻的目的,提高微處理器性能。 其次,采用在處理器軟核中加入門控時鐘技術(shù)來降低處理器的功耗。 最后,通過采用哈佛總線結(jié)構(gòu)和雙回寫機制改善了數(shù)據(jù)吞吐率,優(yōu)化流水線性能,降低流水線設(shè)計復(fù)雜度。對于乘法類指令,采用3級流水硬件乘法器,完成乘法需要3周期,以此來提高系統(tǒng)時鐘頻率。針對除法指令,采用多周期完成的除法算法,在面積與速度上取得均衡。
[Abstract]:In twenty-first Century, SoC (System on Chip, on chip system) has been developed rapidly. As the core microprocessor of SoC, the microprocessor plays a more and more important role in every application field. Embedded microprocessor has a wide application in industrial control, personal consumption electronics, communication, military industry, and most of the SoC chips are used in ARM architecture, A The embedded microprocessor of RM's ARM architecture has occupied most of the market share in the embedded market.
This paper studies the Cortex-M3 processor of ARM Cortex-M series, and designs an embedded microprocessor which is fully compatible with the Cortex-M3 instruction set. It has the characteristics of high primary frequency and low power consumption.
First, based on the three level pipelining of Cortex-M3 processor, the 3 stage pipelined Execution phase is divided into Execution, Memory Access, and Write Back to reduce the key delay of Execution, and it is extended to the 5 level pipeline to improve the main frequency and improve the performance of the micro processor.
Secondly, gate gating technology is added to the processor soft core to reduce the power consumption of the processor.
Finally, by using the Harvard bus structure and double write mechanism, the data throughput is improved, the pipelining performance is optimized and the pipeline design complexity is reduced. For the multiplication class instruction, the 3 level pipelining hardware multiplier is used to complete the multiplication of 3 cycles to improve the clock frequency rate. Method, equalizing the area and speed.

【學(xué)位授予單位】：南京理工大學(xué)
【學(xué)位級別】：碩士
【學(xué)位授予年份】：2013
【分類號】：TP332

【參考文獻(xiàn)】

相關(guān)期刊論文 前10條

1 邱鐵;西方;遲宗正;;ARM流水線關(guān)鍵技術(shù)分析與代碼優(yōu)化[J];單片機與嵌入式系統(tǒng)應(yīng)用;2009年03期

2 謝曉娟;蔣見花;;一種基于門控時鐘的低功耗電路實現(xiàn)方案[J];電子器件;2010年02期

3 石玉龍;張立超;柏璐;;ASIC后端設(shè)計中低功耗時鐘樹綜合方法[J];信息通信;2009年04期

4 侯玉慧;嵌入式系統(tǒng)的研究與應(yīng)用[J];火控雷達(dá)技術(shù);2004年02期

5 范鐵強;方青;;基于VHDL的MBA-WT乘法器設(shè)計[J];黑龍江水專學(xué)報;2006年03期

6 汪健;劉小淮;;SoC設(shè)計中的低功耗技術(shù)[J];集成電路通訊;2007年01期

7 東野長磊;;基于現(xiàn)場可編程門陣列的RISC處理器設(shè)計[J];計算機工程;2011年11期

8 居曉波,李志斌,寧兆熙,程君俠,王永流;一種新型CISC微處理器指令譯碼設(shè)計方法[J];微電子學(xué);2003年02期

9 趙建忠;;我國集成電路設(shè)計業(yè)發(fā)展十年回顧及其發(fā)展對策和展望[J];中國集成電路;2012年12期

10 宋海軍;何元清;;Pentium微處理器系統(tǒng)結(jié)構(gòu)與原理的教學(xué)及教材的改進(jìn)[J];計算機教育;2005年07期

相關(guān)碩士學(xué)位論文 前10條

1 李捷;CAN總線在純電動汽車中的應(yīng)用[D];天津大學(xué);2003年

2 陳靜華;SOC芯片低功耗設(shè)計[D];湖南大學(xué);2005年

3 羅智;基于WEB的嵌入式設(shè)備遠(yuǎn)程無線管理與監(jiān)控系統(tǒng)[D];中國科學(xué)院研究生院（沈陽計算技術(shù)研究所）;2007年

4 杭興;基于ARM-Linux的嵌入式移動計算系統(tǒng)的研究與實現(xiàn)[D];中國科學(xué)院研究生院（沈陽計算技術(shù)研究所）;2007年

5 于美;SOC低功耗設(shè)計方法研究[D];復(fù)旦大學(xué);2008年

6 林恒杰;對基于ARM Cortex-M3嵌入式系統(tǒng)的仿真[D];上海交通大學(xué);2008年

7 章成e，

本文編號：1787451