本文選題：系統(tǒng)級芯片 + 串行外設(shè)接口　； 參考：《計(jì)算機(jī)應(yīng)用》2015年12期

【摘要】：針對傳統(tǒng)串行外設(shè)接口(SPI)模塊設(shè)計(jì)不靈活、不利于擴(kuò)展、不支持亂序訪問的缺陷,設(shè)計(jì)了一種面向系統(tǒng)級芯片(So C)的SPI模塊。首先,根據(jù)SPI通信協(xié)議,設(shè)計(jì)SPI基本架構(gòu);其次,根據(jù)SPI架構(gòu),設(shè)計(jì)相應(yīng)輸入輸出狀態(tài)機(jī)(FSM)、擴(kuò)展端口及支持亂序訪問的標(biāo)識(ID)模塊;再次,利用Synopsys公司的Verilog模擬器編譯(VCS)仿真工具對該SPI設(shè)計(jì)的正確性進(jìn)行驗(yàn)證;最后,為該SPI設(shè)計(jì)搭建參數(shù)可配置的隨機(jī)驗(yàn)證環(huán)境,對代碼覆蓋率報(bào)告進(jìn)行分析,并有針對性地手動加入測試點(diǎn)提高各項(xiàng)代碼覆蓋率。仿真結(jié)果表明,與傳統(tǒng)的SPI設(shè)計(jì)相比,面向So C的SPI模塊設(shè)計(jì)支持高級可擴(kuò)展接口(AXI)總線擴(kuò)展,具有8個獨(dú)立的讀寫通道,各通道間支持可亂序訪問,不會出現(xiàn)通道堵塞情況。
[Abstract]:Aiming at the defect that the traditional serial peripheral interface (SPI) module is not flexible, which is not easy to extend and does not support random access, a SPI module for system-level chip is designed.First of all, according to the SPI communication protocol, design the basic architecture of SPI; secondly, according to the SPI architecture, design the corresponding input and output state machine (I / O), extend the port and support random access identification (ID) module; third,The correctness of the SPI design is verified by using the Verilog simulator compiled by Synopsys company. Finally, the random verification environment with configurable parameters is built for the SPI design, and the code coverage report is analyzed.And to manually join the test point to improve the coverage of each code.The simulation results show that compared with the traditional SPI design, the design of the SPI module for so C supports the expansion of the high-level extensible interface (Extensible Interface) bus. It has eight independent read-write channels, and each channel can be accessed in an out-of-order order, and the channel blockage will not occur.
【作者單位】： 蘭州理工大學(xué)電氣工程與信息工程學(xué)院;
【分類號】：TN47;TP334.7

【共引文獻(xiàn)】

相關(guān)期刊論文 前3條

1 納杰斯;;基于參考模型的ISO14443通信模塊驗(yàn)證方法[J];國外電子測量技術(shù);2013年11期

2 吳蓬勃;梁爭爭;王國東;;國產(chǎn)大規(guī)模數(shù)字集成電路的航空應(yīng)用驗(yàn)證探討[J];電子質(zhì)量;2015年06期

3 馮曉;徐金甫;戴紫彬;李偉;;分類樹方法在集成電路設(shè)計(jì)功能驗(yàn)證中的應(yīng)用[J];計(jì)算機(jī)工程;2012年21期

相關(guān)碩士學(xué)位論文 前10條

1 王芳;基于VMM覆蓋率導(dǎo)向驗(yàn)證方法的研究和應(yīng)用[D];哈爾濱工程大學(xué);2011年

2 劉涵;基于SystemVerilog的URAT模塊功能驗(yàn)證[D];大連理工大學(xué);2011年

3 桑圣鋒;實(shí)時操作系統(tǒng)硬件加速器SoC系統(tǒng)的深亞微米ASIC實(shí)現(xiàn)[D];山東科技大學(xué);2011年

4 胡新林;基于VMM的緩存管理模塊的驗(yàn)證[D];西安電子科技大學(xué);2010年

5 肖庚亮;基于VMM的隊(duì)列調(diào)度算法的驗(yàn)證[D];華南理工大學(xué);2010年

6 游光耀;基于VMM的微碼處理器驗(yàn)證[D];華南理工大學(xué);2012年

7 董亞男;基于VMM的雙界面卡非接觸通信接口的驗(yàn)證[D];西安電子科技大學(xué);2012年

8 張磊;HINOC網(wǎng)絡(luò)MAC協(xié)處理器隊(duì)列管理和總線控制模塊的設(shè)計(jì)與實(shí)現(xiàn)[D];西安電子科技大學(xué);2011年

9 陳永光;RTL層次之系統(tǒng)互連線及系統(tǒng)電路的軟件自動化驗(yàn)證方法研究[D];電子科技大學(xué);2012年

10 張妮娜;基于SDH的芯片驗(yàn)證平臺研究與設(shè)計(jì)[D];電子科技大學(xué);2012年

【二級參考文獻(xiàn)】

相關(guān)期刊論文 前3條

1 羅琨,趙磊,尹建華,楊怡偉,王琳,曹陽;數(shù)字專用集成芯片前端驗(yàn)證方法研究[J];計(jì)算機(jī)工程與應(yīng)用;2002年17期

2 遲志剛;高德遠(yuǎn);樊曉椏;靳戰(zhàn)鵬;;一種基于功能覆蓋率的驗(yàn)證環(huán)境的構(gòu)建方法[J];計(jì)算機(jī)工程與應(yīng)用;2006年05期

3 賈建革;段新安;李詠雪;;VLSI超大規(guī)模集成電路測試和驗(yàn)證的發(fā)展趨勢[J];中國測試技術(shù);2005年06期

【相似文獻(xiàn)】

相關(guān)期刊論文 前10條

1 關(guān)永魁;張振仁;趙建偉;;TMS320LF240x DSP串行通信實(shí)現(xiàn)[J];國外電子測量技術(shù);2006年04期

2 徐海銘;陶建中;于宗光;;高速DSP串行外設(shè)接口設(shè)計(jì)[J];微計(jì)算機(jī)信息;2009年23期

3 徐志華;程良鴻;;基于TMS320LF2407A SPI的D/A轉(zhuǎn)換接口設(shè)計(jì)[J];儀表技術(shù);2006年03期

4 李寬余,戴瑜興,張義兵;基于可編程邏輯器件的串行外設(shè)接口設(shè)計(jì)及實(shí)現(xiàn)[J];低壓電器;2004年11期

5 賈香娥;王軍;;基于串行外設(shè)接口實(shí)現(xiàn)擴(kuò)展串口的設(shè)計(jì)[J];計(jì)算機(jī)與網(wǎng)絡(luò);2011年14期

6 李映穎,王海軍,孟祥謙;串行AD轉(zhuǎn)換器TLC2543與51系列單片機(jī)的接口設(shè)計(jì)[J];儀表技術(shù);2004年01期

7 王國東;閆穩(wěn);姜運(yùn)生;;CPU的串行外設(shè)接口通訊在試飛數(shù)據(jù)下載中的應(yīng)用[J];電子元器件應(yīng)用;2004年04期

8 劉易勇,謝志明;串行外設(shè)接口在單片機(jī)系統(tǒng)中的應(yīng)用[J];新疆工學(xué)院學(xué)報(bào);2000年04期

9 夏濤,王少榮,程時杰;TMS320F240型DSP的SPI口的擴(kuò)展[J];電子工程師;2003年03期

10 郭必勝 ,陳昌旺;TMS320F240串行外設(shè)接口及其應(yīng)用[J];微型機(jī)與應(yīng)用;2002年11期

，

本文編號：1773900