發(fā)布時間：2018-04-15 07:39

  本文選題：片上調(diào)試系統(tǒng) + 微控制器��； 參考：《華中科技大學(xué)》2012年碩士論文

【摘要】：隨著電子產(chǎn)品和工業(yè)控制的復(fù)雜性日益增加，使得基于單片機(jī)的軟硬件開發(fā)難度越來越大，在開發(fā)中使用一套完備的實時調(diào)試系統(tǒng)則顯得非常重要。本課題采用專用數(shù)字集成電路的設(shè)計流程為工業(yè)上廣泛應(yīng)用的8051微控制器設(shè)計了一個片上調(diào)試系統(tǒng)，將調(diào)試功能集成到單片機(jī)芯片內(nèi)部。文章內(nèi)容包括需求調(diào)研，方案設(shè)計，設(shè)計實現(xiàn)，功能仿真與驗證以及后端設(shè)計。 本文設(shè)計的片上調(diào)試系統(tǒng)具備提供整個微控制器實時調(diào)試的能力，擁有商業(yè)仿真的一切功能。它不僅具有控制8051單片機(jī)掛起、正常運行、單步運行和指令跳轉(zhuǎn)的能力，而且能夠讀寫片內(nèi)寄存器、內(nèi)外部數(shù)據(jù)，程序存儲器、特殊功能寄存器的值。它可以在程序存儲器、內(nèi)外部數(shù)據(jù)存儲器和特殊功能寄存器上設(shè)置硬件斷點，當(dāng)微控制器在特定的地址讀寫特定的數(shù)據(jù)時，硬件斷點即被觸發(fā)。該調(diào)試系統(tǒng)使用比工業(yè)上的JTAG標(biāo)準(zhǔn)接口占用空間更少的三線接口作為其和計算機(jī)的連接通道。文章運用Verilog HDL硬件描述語言對整個片上調(diào)試系統(tǒng)進(jìn)行了設(shè)計，，使用Mentor公司的ModelSim仿真工具對每個功能進(jìn)行了詳細(xì)的仿真，利用synopsys公司的DesignCompile、Primetime、Astro和SMIC0.18μm工藝庫完成了綜合，靜態(tài)時序分析和版圖設(shè)計并確保時序閉合。系統(tǒng)在Xilinx的Spartan3系列FPGAxc3s400上完成功能驗證。 結(jié)果表明，系統(tǒng)有效解決基于傳統(tǒng)軟件仿真，仿真器調(diào)試和JTAG調(diào)試方式的弊端，減少用戶調(diào)試成本，提高調(diào)試效率。調(diào)試系統(tǒng)的引入對原8051單片機(jī)的性能沒有產(chǎn)生影響。本文提出的設(shè)計方法同樣適用于其他單片機(jī)片上調(diào)試系統(tǒng)的設(shè)計。
[Abstract]:With the increasing complexity of electronic products and industrial control , it is very important to develop a complete real - time debugging system based on single - chip microcomputer .

This paper designs an on - chip debug system that provides the ability to debug the whole microcontroller in real time . It has the capability of controlling 8051 single - chip microcomputer to suspend , normal operation , single - step operation and instruction jump . It can read and write the value of internal registers , internal and external data , program memory and special function register . It can read and write specific data in program memory , internal and external data , program memory and special function register .

The results show that the system effectively solves the disadvantages of traditional software simulation , emulator debugging and JTAG debug mode , reduces user debugging cost and improves debugging efficiency . The introduction of debugging system has no influence on the performance of the original 8051 single - chip microcomputer . The design method proposed in this paper is also applicable to the design of debugging system on other single chip microcomputer .

【學(xué)位授予單位】：華中科技大學(xué)
【學(xué)位級別】：碩士
【學(xué)位授予年份】：2012
【分類號】：TN407;TP368.1

【參考文獻(xiàn)】

相關(guān)期刊論文 前8條

1 吳丹,劉三清,徐維鋒,林昭昭,鄒雪城;深亞微米ASIC設(shè)計中的時序約束與靜態(tài)時序分析[J];電子工程師;2004年03期

2 潘存斌,詹宜巨,李賽斯;設(shè)計可綜合狀態(tài)機(jī)幾種狀態(tài)編碼方式的比較[J];廣東自動化與信息工程;2003年04期

3 陳東曉;高磊;梅優(yōu)良;;一種快速斷點仿真器的軟硬件協(xié)同設(shè)計[J];計算機(jī)工程;2007年05期

4 肖哲靖;徐靜平;雷青松;鐘德剛;;用于8051微控制器的片上調(diào)試系統(tǒng)的硬件設(shè)計[J];計算機(jī)與數(shù)字工程;2011年09期

5 羅霄華;楊瑞俊;;基于8051 IP核的片上系統(tǒng)設(shè)計[J];科學(xué)之友;2010年21期

6 徐慧;王金海;王巍;;基于FPGA的8051IP核的設(shè)計與實現(xiàn)[J];計算機(jī)技術(shù)與發(fā)展;2009年03期

7 萬曉華;鐘夏;陳建勛;;8051 IP核的應(yīng)用開發(fā)系統(tǒng)研究[J];微計算機(jī)信息;2008年17期

8 金輝;華斯亮;張鐵軍;侯朝煥;;基于JTAG標(biāo)準(zhǔn)的處理器片上調(diào)試的分析和實現(xiàn)[J];微電子學(xué)與計算機(jī);2007年06期

相關(guān)碩士學(xué)位論文 前8條

1 嚴(yán)明;嵌入式微處理器可測性設(shè)計與片上調(diào)試技術(shù)的研究與實現(xiàn)[D];國防科學(xué)技術(shù)大學(xué);2005年

2 蘇學(xué)穎;基于8051單片機(jī)IP軟核的優(yōu)化設(shè)計及應(yīng)用研究[D];西華大學(xué);2007年

3 張小軍;基于8051IP核SoC平臺的研究與設(shè)計[D];山東科技大學(xué);2007年

4 孫鵬;兼容8051單片機(jī)IP核設(shè)計[D];山東大學(xué);2007年

5 鐘耿;嵌入式系統(tǒng)片上調(diào)試研究[D];浙江大學(xué);2008年

6 邵磊;基于單片機(jī)控制的PTCR阻溫特性測試系統(tǒng)的設(shè)計與實現(xiàn)[D];華中科技大學(xué);2008年

7 鄔昌茂;基于HCS12單片機(jī)的智能車底層控制系統(tǒng)研究[D];上海交通大學(xué);2009年

8 毛曉峰;315MHz CMOS無線接收芯片射頻前端電路的設(shè)計與版圖實現(xiàn)[D];電子科技大學(xué);2007年

本文編號：1753169