本文選題：跨邊界派發(fā) + 混合指令��； 參考：《國防科學(xué)技術(shù)大學(xué)》2013年碩士論文

【摘要】：DSP-DX CPU是一款支持定點(diǎn)和浮點(diǎn)運(yùn)算的新一代DSP,采用支持8流出的VLIW結(jié)構(gòu)。傳統(tǒng)VLIW體系結(jié)構(gòu)的DSP具有指令代碼體積大,存取效率低的問題。為解決這些問題,DSP-DX CPU采用了16位/32位混合指令集和跨邊界派發(fā)技術(shù)。這些技術(shù)的邏輯結(jié)構(gòu)在取指部件的指令接收站(PR站)和派發(fā)部件的指令派發(fā)站(DP站)實(shí)現(xiàn)。由此增加了取指派發(fā)部件實(shí)現(xiàn)的復(fù)雜度和時(shí)延。在40nm工藝和SS的情況下需要對取指派發(fā)部件進(jìn)行邏輯結(jié)構(gòu)和時(shí)序優(yōu)化以保證設(shè)計(jì)目標(biāo)的實(shí)現(xiàn)。 按照DSP-DX CPU的設(shè)計(jì)要求,本文主要完成如下的工作 1.為壓縮代碼體積和提高執(zhí)行效率,取指派發(fā)部件采用跨邊界派發(fā)技術(shù)和16位/32位混合指令技術(shù),對派發(fā)部件的結(jié)構(gòu)進(jìn)行設(shè)計(jì)和驗(yàn)證,特別對并行位ID和分支ID產(chǎn)生電路及指令派發(fā)控制位產(chǎn)生等電路進(jìn)行了邏輯設(shè)計(jì),提高了指令執(zhí)行并行度并驗(yàn)證了其功能正確性。 2.用微體系結(jié)構(gòu)優(yōu)化的方法完成關(guān)鍵模塊的時(shí)序優(yōu)化,利用DC綜合工具對取指派發(fā)部件進(jìn)行綜合優(yōu)化,找出關(guān)鍵路徑,確定各個(gè)模塊的優(yōu)化實(shí)現(xiàn)策略,調(diào)整了關(guān)鍵路徑上的邏輯結(jié)構(gòu),優(yōu)化結(jié)果表明消除了關(guān)鍵路徑延時(shí),達(dá)到總體設(shè)計(jì)目標(biāo)要求。 3.采用手工半定制設(shè)計(jì)的方法完成了取指派發(fā)部件物理設(shè)計(jì),并通過DRC和LVS檢查,達(dá)到了比較好的時(shí)序優(yōu)化效果。
[Abstract]:DSP-DX CPU is a new generation of DSP which supports fixed-point and floating-point operations.The traditional VLIW architecture of DSP has the problems of large size of instruction code and low access efficiency.To solve these problems, DSP-DX CPU uses 16-bit / 32-bit hybrid instruction set and cross-border distribution technology.The logical structure of these techniques is realized at the instruction receiving station (PR station) and the instruction dispatch station (DP station).Thus, the complexity and delay of the implementation of the fetch and dispatch components are increased.In the case of 40nm process and SS, it is necessary to optimize the logical structure and timing of the wire-out parts to ensure the realization of the design objectives.According to the design requirements of DSP-DX CPU, this paper mainly completes the following work1.In order to compress the size of code and improve the efficiency of execution, the distributed parts are designed and verified by using cross-boundary dispatch technology and 16-bit / 32-bit hybrid instruction technology.In particular, the parallel bit ID and branch ID generation circuits and the instruction dispatch control bit generation circuits are designed, which improves the parallelism of instruction execution and verifies the correctness of its function.2.The timing optimization of the key modules is accomplished by the method of microarchitecture optimization, and the key path is found out by using the DC synthesis tool to optimize the finger picking and distributing parts, and the optimal realization strategy of each module is determined.The logic structure of the critical path is adjusted and the optimization results show that the delay of the critical path is eliminated and the overall design goal is achieved.3.The manual semi-custom design method is used to complete the physical design of the finger picking and distributing parts, and through the DRC and LVS checks, a better timing optimization effect is achieved.
【學(xué)位授予單位】：國防科學(xué)技術(shù)大學(xué)
【學(xué)位級(jí)別】：碩士
【學(xué)位授予年份】：2013
【分類號(hào)】：TP332.2

【共引文獻(xiàn)】

相關(guān)期刊論文 前10條

1 石俊萍;;《計(jì)算機(jī)體系結(jié)構(gòu)》教學(xué)設(shè)計(jì)與課件制作[J];電腦知識(shí)與技術(shù);2014年08期

2 肖澤強(qiáng);;動(dòng)態(tài)分支預(yù)測技術(shù)分析與量化研究[J];信息技術(shù);2011年03期

3 李浩;謝倫國;;片上多處理器末級(jí)Cache優(yōu)化技術(shù)研究[J];計(jì)算機(jī)研究與發(fā)展;2012年S1期

4 余立民;羅明;王敬平;薛主坤;楊名時(shí);王欣;;基于XPE的嵌入式移動(dòng)集群設(shè)計(jì)與實(shí)現(xiàn)[J];計(jì)算機(jī)工程;2012年12期

5 童小念;何秉嬌;舒萬能;;“計(jì)算機(jī)系統(tǒng)結(jié)構(gòu)”實(shí)踐教學(xué)環(huán)節(jié)的研究與實(shí)施[J];計(jì)算機(jī)教育;2008年03期

6 姜晶菲;肖儂;王志英;陸洪毅;;“計(jì)算機(jī)體系結(jié)構(gòu)”課程建設(shè)及改革思考[J];計(jì)算機(jī)教育;2009年18期

7 阮宏瑋;李華;邢海峰;;論盲人摸象帶給計(jì)算機(jī)教育的新思維[J];計(jì)算機(jī)教育;2009年23期

8 吳強(qiáng);;在計(jì)算機(jī)專業(yè)教學(xué)中的并行性概念研究[J];科教文匯(上旬刊);2009年06期

9 謝偉;馮杰;;淺談多層分布式應(yīng)用體系結(jié)構(gòu)[J];科技信息(科學(xué)教研);2008年14期

10 舒萬能;童小念;何秉姣;;“計(jì)算機(jī)系統(tǒng)結(jié)構(gòu)”實(shí)踐教學(xué)體系研究[J];科技信息;2009年05期

相關(guān)會(huì)議論文 前2條

1 趙長林;辛陽;楊義先;;單生產(chǎn)者/單消費(fèi)者(SPSC)環(huán)形緩沖隊(duì)列算法的改進(jìn)[A];2011年通信與信息技術(shù)新進(jìn)展——第八屆中國通信學(xué)會(huì)學(xué)術(shù)年會(huì)論文集[C];2011年

2 歐陽海燕;徐長明;李少青;邢座程;盛葉鵬;;基于LBIST與JTAG結(jié)合的流水線測試結(jié)構(gòu)設(shè)計(jì)[A];第十六屆計(jì)算機(jī)工程與工藝年會(huì)暨第二屆微處理器技術(shù)論壇論文集[C];2012年

相關(guān)博士學(xué)位論文 前6條

1 呂紹和;面向多包接收的無線網(wǎng)絡(luò)調(diào)度研究[D];國防科學(xué)技術(shù)大學(xué);2011年

2 侯f ;海量網(wǎng)絡(luò)存儲(chǔ)系統(tǒng)中的多級(jí)緩存技術(shù)研究[D];華南理工大學(xué);2011年

3 羅迅;海量多級(jí)光集成存儲(chǔ)中的虛擬鏡像系統(tǒng)優(yōu)化方法的研究[D];清華大學(xué);2006年

4 溫璞;面向科學(xué)計(jì)算的PIM體系結(jié)構(gòu)技術(shù)研究[D];國防科學(xué)技術(shù)大學(xué);2007年

5 陳微;基于動(dòng)態(tài)二進(jìn)制翻譯的協(xié)同設(shè)計(jì)虛擬機(jī)關(guān)鍵技術(shù)研究[D];國防科學(xué)技術(shù)大學(xué);2010年

6 王旭;錐束CT圖像重建中離散希爾伯特變換的快速計(jì)算研究[D];哈爾濱工業(yè)大學(xué);2013年

相關(guān)碩士學(xué)位論文 前10條

1 莊錦燦;Light Peak傳輸層及硬盤網(wǎng)卡驅(qū)動(dòng)的設(shè)計(jì)與實(shí)現(xiàn)[D];北京郵電大學(xué);2011年

2 吳長莉;基于MPI和OpenMP的三維FDTD并行算法的研究[D];華中科技大學(xué);2009年

3 常艷蕊;基于浮點(diǎn)數(shù)的CORDIC算法的研究與設(shè)計(jì)[D];華中科技大學(xué);2010年

4 杜溢墨;閃存存儲(chǔ)系統(tǒng)中的RAID機(jī)制研究[D];國防科學(xué)技術(shù)大學(xué);2010年

5 胡婷婷;抗內(nèi)部存儲(chǔ)單元失效的32位微處理器的研究與實(shí)現(xiàn)[D];華中科技大學(xué);2011年

6 馬霈;雙控制器磁盤陣列數(shù)據(jù)同步通道中的高速傳輸技術(shù)研究[D];華中科技大學(xué);2011年

7 陳曉丹;基于ADSP-TS201S的實(shí)時(shí)ISAR成像技術(shù)研究與實(shí)現(xiàn)[D];國防科學(xué)技術(shù)大學(xué);2011年

8 石文強(qiáng);多核Cache替換策略模型研究[D];國防科學(xué)技術(shù)大學(xué);2011年

9 鮑先強(qiáng);面向云環(huán)境的文件同步服務(wù)系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn)[D];國防科學(xué)技術(shù)大學(xué);2011年

10 徐金龍;基于動(dòng)態(tài)翻譯的CPU仿真技術(shù)研究[D];解放軍信息工程大學(xué);2011年

，

本文編號(hào)：1742237