本文選題：系統(tǒng)互連　切入點：串行RapidIO　出處：《西安電子科技大學(xué)》2013年碩士論文

【摘要】：隨著嵌入式處理技術(shù)的飛速發(fā)展，互連技術(shù)成為了嵌入式系統(tǒng)整體性能提高的瓶頸。RapidIO作為一種基于交換網(wǎng)絡(luò)的點對點總線，能夠很好的滿足嵌入式系統(tǒng)的需求。RapidIO作為系統(tǒng)內(nèi)部互連技術(shù)，具有高性能、高可靠性、低引腳數(shù)和結(jié)構(gòu)靈活等特點。4x模式的串行RapidIO(簡稱SRIO)是本論文的研究重點。本論文的研究工作主要有： 首先對目前流行的總線技術(shù)作了介紹，然后具體分析了RapidIO體系結(jié)構(gòu)：邏輯層、傳輸層、物理層。這種層次劃分具有很大的靈活性，可在任意層增加新的事務(wù)類型而無需更改其他層規(guī)范。本文根據(jù)體系結(jié)構(gòu)的劃分，對每一層的操作進行了詳細分析。 其次對RapidIO系統(tǒng)架構(gòu)進行了說明工作，緊接著對串行物理層模塊的設(shè)計、BUFFER模塊的設(shè)計和基于IP核的用戶接口的設(shè)計工作進行了說明。 接著對串行物理層主要的功能模塊設(shè)計出了時序轉(zhuǎn)移圖，說明時序轉(zhuǎn)移過程，然后對設(shè)計的各個功能模塊進行仿真驗證，，對時序正確性進行說明，在功能上實現(xiàn)串行物理層；對BUFFER模塊的流量控制進行了設(shè)計，給出波形仿真圖，說明了設(shè)計的流量控制機制符合應(yīng)用要求；對用戶接口模塊進行了設(shè)計工作，給出時序邏輯圖，說明各個信號的時序跳轉(zhuǎn)情況，然后進行功能驗證工作，將波形仿真圖與時序圖做時序分析，得出結(jié)論：設(shè)計滿足功能需求。 最后搭載硬件實現(xiàn)平臺，對本地設(shè)備訪問和遠程設(shè)備訪問的用戶接口模塊在FPGA中實現(xiàn)。通過查看時序圖，輸入輸出數(shù)據(jù)的對比，實現(xiàn)其功能的正確性，并且通過串口打印其收發(fā)的結(jié)果。
[Abstract]:With the rapid development of embedded processing technology, interconnection technology has become the bottleneck of improving the overall performance of embedded system. RapidIO is a point-to-point bus based on switching network. RapidIO can satisfy the requirement of embedded system well. RapidIO is the interconnect technology of the system, which has high performance and high reliability. The characteristics of low pin number and flexible structure. 4x serial rapid IOs (SRIO) is the focus of this thesis. The main research work of this thesis is as follows:. This paper first introduces the popular bus technology, then analyzes the RapidIO architecture: logic layer, transport layer and physical layer. New transaction types can be added to any layer without changing other layer specifications. The operation of each layer is analyzed in detail according to the partition of the architecture. Secondly, the structure of RapidIO system is explained, then the design of serial physical layer module and the design of user interface based on IP core are described. Then the serial physical layer of the main functional modules designed timing transfer diagram to explain the timing transfer process, and then the design of each functional module simulation, timing correctness of the description, in the function of the serial physical layer; The flow control of BUFFER module is designed, the waveform simulation diagram is given, and the designed flow control mechanism meets the requirements of application, the user interface module is designed, and the timing logic diagram is given. The timing jump of each signal is explained, and then the function verification is carried out, and the waveform simulation diagram and timing diagram are analyzed, and the conclusion is drawn that the design meets the functional requirements. Finally, the user interface module for local device access and remote device access is implemented in FPGA on the hardware implementation platform. The correctness of the function is realized by viewing the timing diagram and comparing the input and output data. And print the result of its transceiver through serial port.
【學(xué)位授予單位】：西安電子科技大學(xué)
【學(xué)位級別】：碩士
【學(xué)位授予年份】：2013
【分類號】：TP336

【參考文獻】

相關(guān)期刊論文 前10條

1 鄧豹;趙小冬;;基于串行RapidIO的嵌入式互連研究[J];航空計算技術(shù);2008年03期

2 趙博龍;趙云忠;孔德岐;;RapidIO互連技術(shù)研究及其模型驗證[J];航空計算技術(shù);2009年04期

3 董勇,周恩強,陳娟;基于Infiniband技術(shù)構(gòu)建高性能分布式文件系統(tǒng)-Lustre[J];計算機工程與應(yīng)用;2005年22期

4 陳麗華,潘健,倪明,柴小麗;新型總線技術(shù)——RACEway和RapidIO概述[J];計算機工程;2003年14期

5 林玲;蔣俊;倪明;柴小麗;;RapidIO在多處理器系統(tǒng)互連中的應(yīng)用[J];計算機工程;2006年04期

6 李瓊;郭御風(fēng);劉光明;劉濤;;I/O互聯(lián)技術(shù)及體系結(jié)構(gòu)的研究與發(fā)展[J];計算機工程;2006年12期

7 黃亮;劉福巖;;基于RapidIO和存儲映射的高速互連網(wǎng)絡(luò)[J];計算機工程;2008年14期

8 謝智勇;羅明;蔣俊;;串行RapidIO驗證模型[J];計算機工程;2008年S1期

9 尹亞明,李瓊,郭御風(fēng),劉光明;新型高性能RapidIO互連技術(shù)研究[J];計算機工程與科學(xué);2004年12期

10 劉明雷;陳磊;沈文楓;徐煒民;鄭衍衡;;基于RapidIO的單邊通信接口的設(shè)計與實現(xiàn)[J];計算機應(yīng)用與軟件;2009年05期

相關(guān)博士學(xué)位論文 前1條

1 郭淦;高速串行通信中的時鐘恢復(fù)技術(shù)[D];復(fù)旦大學(xué);2005年

相關(guān)碩士學(xué)位論文 前10條

1 黃彬;基于RapidIO互聯(lián)技術(shù)的基帶數(shù)據(jù)交換系統(tǒng)的研究[D];北京郵電大學(xué);2011年

2 禹應(yīng)時;基于FPGA的高速數(shù)據(jù)采集系統(tǒng)設(shè)計[D];北京理工大學(xué);2011年

3 楊濤;RapidIO互聯(lián)技術(shù)在下一代無線基站中的應(yīng)用[D];西安電子科技大學(xué);2008年

4 楊卿;RapidIO高速互聯(lián)接口的設(shè)計研究與應(yīng)用[D];電子科技大學(xué);2009年

5 潘靈;基于RapidIO總線的進程間通信系統(tǒng)的研究與實現(xiàn)[D];電子科技大學(xué);2009年

6 汪星宇;RapidIO技術(shù)在信號處理系統(tǒng)中的應(yīng)用與研究[D];南京理工大學(xué);2009年

7 吳強;基于RapidIO系統(tǒng)互連協(xié)議的邏輯設(shè)計與驗證[D];西南交通大學(xué);2009年

8 蘇淵;高速串行RapidIO接口數(shù)據(jù)接收器設(shè)計[D];國防科學(xué)技術(shù)大學(xué);2010年

9 黃宇浩;RapidIO高速互連接口PCS層的設(shè)計與驗證[D];國防科學(xué)技術(shù)大學(xué);2010年

10 郭海英;RapidIO IP核的軟硬件協(xié)同設(shè)計與驗證方法研究[D];西安石油大學(xué);2011年

本文編號：1689850