本文選題：多核存儲體系　切入點：并行性　出處：《內蒙古大學》2014年碩士論文

【摘要】：片上多核處理器體系結構因其低設計復雜度、高性能、低功耗等特性成為當今主流的處理器架構。但片上高度集成給各內核的高速并發(fā)訪問帶來了巨大的壓力,而多核處理器結構設計的優(yōu)劣直接影響系統(tǒng)的性能。其中CMP存儲體系的設計占有極其重要的地位：CMP存儲體系可緩解處理器與外存的速度差,同時對核間通信有巨大作用,其存儲操作直接影響數(shù)據(jù)的安全可靠性。 為了提高數(shù)據(jù)訪問的并行性,為數(shù)據(jù)的存儲與傳輸提供更快速的路徑,本文提出一種面向多核的共享多通道Cache體系原型Architecture Utilizing Multi-Channel Cache,簡稱為AUMCC。 本文對該體系進行了具體設計,主要包括共享多通道Cache的映射機制設計、存儲架構的Cache一致性協(xié)議設計以及對共享多通道Cache的并發(fā)訪問沖突處理機制的設計。分析了該體系在提高數(shù)據(jù)存儲和傳輸?shù)牟⑿行�、提高核間通信效率以及簡化一致性維護的優(yōu)勢。然后為全相聯(lián)映射的AUMCC體系(FA-AUMCC)建立層次化CPN模型,并使用CPN工具對模型進行了仿真執(zhí)行,同時對模型正確性和可行性進行了驗證。通過對模型的正確性和可行性的驗證證明了FA-AUMCC體系的可實現(xiàn)性。
[Abstract]:Due to its low design complexity, high performance and low power consumption, on-chip multicore processor architecture has become the mainstream processor architecture.However, the high level of on-chip integration brings great pressure to the high speed concurrent access of each kernel, and the quality of the multi-core processor architecture directly affects the performance of the system.The design of CMP storage system plays an extremely important role in reducing the speed difference between processor and external memory, and plays an important role in inter-core communication. The storage operation directly affects the security and reliability of data.In order to improve the parallelism of data access and provide a faster path for the storage and transmission of data, this paper proposes a multi-core oriented shared multi-channel Cache system prototype named Architecture Utilizing Multi-Channel Cache.This paper designs the architecture, including the mapping mechanism of shared multi-channel Cache, the design of Cache conformance protocol of storage architecture and the design of concurrent access conflict handling mechanism of shared multi-channel Cache.The advantages of this system in improving the parallelism of data storage and transmission, improving the efficiency of inter-core communication and simplifying the consistency maintenance are analyzed.Then the hierarchical CPN model is established for the fully associative mapping AUMCC system (FA-AUMCC). The model is simulated and executed using CPN tools. The correctness and feasibility of the model are verified.The realizability of FA-AUMCC system is proved by the correctness and feasibility of the model.
【學位授予單位】：內蒙古大學
【學位級別】：碩士
【學位授予年份】：2014
【分類號】：TP332

【參考文獻】

相關期刊論文 前8條

1 劉彩霞;石峰;鄧寧;宋紅;薛立成;;面向多核的共享多通道Cache體系及原型構建[J];哈爾濱工業(yè)大學學報;2010年11期

2 胡偉武;張福新;李祖松;;龍芯2號處理器設計和性能分析[J];計算機研究與發(fā)展;2006年06期

3 王煥東;高翔;陳云霽;胡偉武;;龍芯3號互聯(lián)系統(tǒng)的設計與實現(xiàn)[J];計算機研究與發(fā)展;2008年12期

4 彭曉明;郭浩然;龐建民;;多核處理器——技術、趨勢和挑戰(zhàn)[J];計算機科學;2012年S3期

5 萬軍;趙不賄;;并行計算的Petri網(wǎng)建模和FPGA實現(xiàn)[J];計算機應用研究;2013年09期

6 趙不賄,景亮,嚴仰光;Petri網(wǎng)的硬件實現(xiàn)[J];軟件學報;2002年08期

7 賀翔;多機系統(tǒng)中MESI方案探討[J];微型機與應用;1994年07期

8 趙不賄,杜天艷,嚴仰光;基于VHDL的時延Petri網(wǎng)仿真[J];系統(tǒng)仿真學報;2003年S1期

相關博士學位論文 前1條

1 劉彩霞;基三片上多核系統(tǒng)TriBA存儲體系關鍵技術研究[D];北京理工大學;2010年

，

本文編號：1688763