本文選題：MIPS32　切入點(diǎn)：軟核處理器　出處：《東南大學(xué)》2017年碩士論文

【摘要】：本課題研究的是基于MIPS32指令集的32位軟核處理器設(shè)計(jì),以及基于此處理器的SOPC(System-on-a-Programmable-Chip,可編程片上系統(tǒng))設(shè)計(jì)。由于目前國內(nèi)的CPU內(nèi)核設(shè)計(jì)項(xiàng)目比較少,且很少應(yīng)用到工程實(shí)踐中,因此課題的研究是為了將自主設(shè)計(jì)的兼容MIPS32指令的32位CPU內(nèi)核通過軟核的形式,嵌入到FPGA芯片中,實(shí)現(xiàn)片上集成控制、數(shù)據(jù)處理等單元,通過設(shè)計(jì)軟件代碼,實(shí)現(xiàn)真正意義上的應(yīng)用。課題的實(shí)用意義在于,不僅可以用作教學(xué)研究,更可以配合一些外設(shè)控制器IP核和總線技術(shù),實(shí)現(xiàn)自由定制CPU,通過FPGA實(shí)現(xiàn)在具體的硬件上,能夠應(yīng)用到具體的工程項(xiàng)目中。本課題完成了 MIPS32指令集以及相應(yīng)的架構(gòu)研究,設(shè)計(jì)了處理器的五級(jí)流水線,包括取指、譯碼、執(zhí)行、訪存和回寫。項(xiàng)目設(shè)計(jì)了兼容MIPS32指令集的處理器結(jié)構(gòu),實(shí)現(xiàn)了邏輯操作指令、移位操作指令、空指令、移動(dòng)操作指令、算術(shù)操作指令、轉(zhuǎn)移指令、加載存儲(chǔ)指令,實(shí)現(xiàn)了協(xié)處理器和異常的相關(guān)處理過程。項(xiàng)目對(duì)處理器進(jìn)行了Wishbone總線的封裝,添加了基本的外設(shè)控制器,如Flash、SDRAM、GPIO、UART等外設(shè)控制器,實(shí)現(xiàn)了仿真測(cè)試到硬件運(yùn)行的過程。經(jīng)過ModelSim軟件的仿真測(cè)試,可以看出系統(tǒng)正確的實(shí)現(xiàn)了五級(jí)流水線的運(yùn)行過程。兼容MIPS32指令集的指令,都可以在流水線中正確的進(jìn)行取指、譯碼,并在執(zhí)行過程中正確計(jì)算結(jié)果,并完成數(shù)據(jù)的存取。由于指令的特點(diǎn)和流水線的運(yùn)行結(jié)構(gòu)所引起的指令"相關(guān)"問題,也得到了很好的解決。協(xié)處理器可以正常的進(jìn)行系統(tǒng)的控制工作,多種處理器異常也可以得到正確的處理和實(shí)現(xiàn)。系統(tǒng)掛載了 Wishbone總線之后,可以配合相關(guān)的外設(shè)控制器,實(shí)現(xiàn)在FPGA芯片上集成片上系統(tǒng),實(shí)現(xiàn)了從軟件仿真到硬件運(yùn)行的過程。
[Abstract]:This paper studies the design of 32-bit soft core processor based on MIPS32 instruction set and the design of SOPC-on-a-Programmable-Chip-based SOPC-on-a-Programmable-Chip processor. Therefore, the purpose of the research is to embed the 32-bit CPU kernel which is compatible with MIPS32 instructions into the FPGA chip in the form of soft core, to realize the integration control, data processing and other units on the chip, and to design the software code. The practical significance of the subject is that it can not only be used as teaching research, but also can cooperate with some peripheral controller IP core and bus technology, realize the free customization of CPU, and realize it on the specific hardware through FPGA. This subject has completed the research of MIPS32 instruction set and the corresponding architecture, designed the five-stage pipeline of processor, including taking finger, decoding, executing, Memory access and write back. The project designs a processor architecture compatible with MIPS32 instruction set. It implements logical operation instruction, shift operation instruction, null instruction, moving operation instruction, arithmetic operation instruction, transfer instruction, loading storage instruction. The project encapsulates the processor with Wishbone bus, and adds basic peripheral controller, such as Flash Wishbone controller, GPIOART controller, etc. Through the simulation test of ModelSim software, we can see that the system has correctly realized the running process of five-level pipeline. The instructions compatible with the MIPS32 instruction set can be correctly used to fetch the finger in pipeline. Decoding, correctly calculating the results during execution, and completing the data access. Due to the characteristics of the instruction and the operation structure of pipeline, the instruction "related" problem, The coprocessor can control the system normally, and various processor exceptions can be handled and implemented correctly. After the system mounts the Wishbone bus, it can cooperate with the related peripheral controller. The system is integrated on FPGA chip and the process from software simulation to hardware operation is realized.
【學(xué)位授予單位】：東南大學(xué)
【學(xué)位級(jí)別】：碩士
【學(xué)位授予年份】：2017
【分類號(hào)】：TP332

【參考文獻(xiàn)】

相關(guān)期刊論文 前10條

1 孫巧稚;施慧彬;;基于FPGA的六級(jí)流水線MIPS處理器設(shè)計(jì)[J];微電子學(xué)與計(jì)算機(jī);2015年04期

2 傅翠嬌;曹慶華;;基于MIPS處理器的外圍接口應(yīng)用實(shí)驗(yàn)設(shè)計(jì)[J];實(shí)驗(yàn)技術(shù)與管理;2013年10期

3 周驊;劉橋;;基于FPGA的8位RISC軟核微處理器設(shè)計(jì)[J];硅谷;2011年14期

4 劉覽;鄭步生;施慧彬;;基于FPGA的32位RISC微處理器設(shè)計(jì)[J];數(shù)據(jù)采集與處理;2011年03期

5 孫建輝;王春棟;;基于FPGA的32位MIPS-CPU平臺(tái)開發(fā)[J];電子與封裝;2010年04期

6 王雪瑞;李華;;NiosⅡ軟核處理器的研究與設(shè)計(jì)[J];信息與電腦(理論版);2009年11期

7 薛勃;周玉潔;;MIPS32指令集兼容的CPU模擬器設(shè)計(jì)[J];計(jì)算機(jī)工程;2009年01期

8 李明剛;64位MIPS指令處理器的流水線設(shè)計(jì)[J];現(xiàn)代電子技術(shù);2005年03期

9 王雪瑞,戴紫彬,劉元鋒;32位嵌入式RISC微處理器設(shè)計(jì)與實(shí)現(xiàn)[J];電子質(zhì)量;2004年12期

10 周偉;基于Verilog HDL實(shí)現(xiàn)RISC微處理器[J];計(jì)算機(jī)輔助工程;2004年04期

相關(guān)碩士學(xué)位論文 前10條

1 王耿;基于ARMv4架構(gòu)的嵌入式微處理器設(shè)計(jì)[D];暨南大學(xué);2016年

2 王澤坤;MIPS架構(gòu)CPU設(shè)計(jì)及SoC系統(tǒng)實(shí)現(xiàn)[D];東北大學(xué);2014年

3 張?jiān)讫?高性能32位嵌入式處理器的研究與實(shí)現(xiàn)[D];西北農(nóng)林科技大學(xué);2014年

4 尤子威;一種兼容MCS-51指令集的單片機(jī)內(nèi)核的設(shè)計(jì)與驗(yàn)證[D];西安電子科技大學(xué);2014年

5 張松;兼容Cortex-M3指令集嵌入式微處理器設(shè)計(jì)[D];南京理工大學(xué);2013年

6 彭丹;一種基于MIPS核的32位SOC的設(shè)計(jì)與實(shí)現(xiàn)[D];武漢郵電科學(xué)研究院;2012年

7 李常;嵌入式MIPS微處理器設(shè)計(jì)[D];清華大學(xué);2010年

8 張海勇;8位RISC微處理器的設(shè)計(jì)[D];貴州大學(xué);2009年

9 鄒志斌;基于MIPS指令集的RISC微處理器控制模塊的設(shè)計(jì)與實(shí)現(xiàn)[D];華中科技大學(xué);2008年

10 李川;嵌入式微處理器的設(shè)計(jì)分析與仿真驗(yàn)證[D];北京交通大學(xué);2008年

，

本文編號(hào)：1688737