本文選題：高級(jí)加密標(biāo)準(zhǔn)算法　切入點(diǎn)：可重構(gòu)計(jì)算　出處：《計(jì)算機(jī)工程》2017年05期 　論文類型：期刊論文

【摘要】：在通用可重構(gòu)處理器架構(gòu)基礎(chǔ)上,提出一種高級(jí)加密標(biāo)準(zhǔn)AES-128實(shí)現(xiàn)方案。該方案從算法結(jié)構(gòu)、處理單元(PE)利用率和存儲(chǔ)開銷3個(gè)方面進(jìn)行優(yōu)化,使用1個(gè)256 bit×32 bit的查找表完成加密時(shí)的字節(jié)代替與列混合步驟,通過數(shù)據(jù)分解和數(shù)據(jù)流分解提高PE利用率,采用本地寄存器存儲(chǔ)數(shù)據(jù)并通過合理布局PE減少存儲(chǔ)開銷。實(shí)驗(yàn)結(jié)果表明,該方案PE利用率達(dá)到60%,訪存開銷較完全使用共享存儲(chǔ)時(shí)降低74%,相對(duì)于Intel Atom230串行實(shí)現(xiàn)方式吞吐率提高100%左右。
[Abstract]:On the basis of general reconfigurable processor architecture, an advanced encryption standard AES-128 implementation scheme is proposed, which is optimized from three aspects: algorithm structure, processing unit utilization and storage overhead. Using a lookup table of 256 bit 脳 32 bit to replace the mixed step of column and data, the utilization of PE is improved by data decomposition and data stream decomposition. The local register is used to store the data and the storage overhead is reduced by the rational layout of PE. The experimental results show that, The PE utilization ratio of the scheme reaches 60%, and the memory access cost is 74% lower than that when the shared storage is fully used, and the throughput rate is increased by about 100% compared with the Intel Atom230 serial implementation mode.
【作者單位】： 解放軍信息工程大學(xué)四院;數(shù)學(xué)工程與先進(jìn)計(jì)算國(guó)家重點(diǎn)實(shí)驗(yàn)室;
【基金】：國(guó)家“863”計(jì)劃項(xiàng)目(2012AA012704,2015AA011705)
【分類號(hào)】：TN918.1;TP332

【相似文獻(xiàn)】

相關(guān)期刊論文 前10條

1 徐卉;;WLAN數(shù)據(jù)加密技術(shù)中AES算法的分析與改進(jìn)[J];電腦知識(shí)與技術(shù);2009年03期

2 仇國(guó)慶;包俊杰;曹冬梅;劉帥;;基于AES算法的ZigBee網(wǎng)絡(luò)加密方法研究[J];電子技術(shù)應(yīng)用;2014年04期

3 秦晗;周玉潔;;AES的小面積實(shí)現(xiàn)[J];信息安全與通信保密;2006年10期

4 楊驊;王東輝;張鐵軍;侯朝煥;;一種適用于RFID標(biāo)簽芯片的AES算法結(jié)構(gòu)設(shè)計(jì)[J];微電子學(xué)與計(jì)算機(jī);2009年01期

5 孫迎紅;童元滿;王志英;;采用指令集擴(kuò)展和隨機(jī)調(diào)度的AES算法實(shí)現(xiàn)技術(shù)[J];計(jì)算機(jī)工程與應(yīng)用;2009年16期

6 曹華平,羅守山,溫巧燕,楊義先;AES算法輪密鑰與種子密鑰之間的關(guān)系研究[J];北京郵電大學(xué)學(xué)報(bào);2002年04期

7 吳曦;于鴻洋;鄔震宇;;AES算法在PVR機(jī)頂盒中的應(yīng)用研究[J];現(xiàn)代電子技術(shù);2008年14期

8 夏克維;李冰;;AES算法中S-box和列混合單元的優(yōu)化及FPGA實(shí)現(xiàn)[J];現(xiàn)代電子技術(shù);2009年24期

9 黃光紅;洪一;耿銳;;基于可配置處理器的AES算法設(shè)計(jì)[J];單片機(jī)與嵌入式系統(tǒng)應(yīng)用;2010年03期

10 ;[J];;年期

相關(guān)會(huì)議論文 前1條

1 禹金璐;龍翔;高小鵬;;支持變長(zhǎng)密鑰的AES算法的FPGA實(shí)現(xiàn)[A];2007北京地區(qū)高校研究生學(xué)術(shù)交流會(huì)通信與信息技術(shù)會(huì)議論文集（上冊(cè)）[C];2008年

相關(guān)碩士學(xué)位論文 前5條

1 于巖;基于FPGA的AES算法研究與應(yīng)用[D];黑龍江大學(xué);2015年

2 胡文振;基于ZYNQ的AES算法的高性能實(shí)現(xiàn)[D];北京交通大學(xué);2016年

3 駱子玉;AES算法在多核的安卓平臺(tái)下的改進(jìn)及應(yīng)用[D];上海師范大學(xué);2016年

4 薛小鈴;基于FPGA的AES算法的設(shè)計(jì)與實(shí)現(xiàn)[D];福州大學(xué);2011年

5 代大勇;AES算法及其DSP實(shí)現(xiàn)[D];哈爾濱工業(yè)大學(xué);2008年

，

本文編號(hào)：1600479