本文選題：處理器陣列　切入點：重構　出處：《小型微型計算機系統(tǒng)》2015年02期 　論文類型：期刊論文

【摘要】：網格連接的處理器陣列是一種應用廣泛的高性能體系結構,而容錯處理器陣列的重構技術是近年來的研究熱點之一.現有的研究多數集中在串行重構算法上,忽視了該結構重構時內在的可并行性.本文根據陣列結構的特點設計了一種基于VHDL語言的重構算法,該算法從第一行的各個無故障處理器單元同時向下選路,具有潛在的并行性,.實驗結果表明,與現有的串行算法相比,本文提出的并行算法同樣能夠生成最大規(guī)模的目標陣列并且當物理陣列大小為48×48,本文提出的并行算法加速重構將近20倍.
[Abstract]:Grid connected processor array is a widely used high-performance architecture, and the reconstruction technology of fault-tolerant processor array is one of the research hotspots in recent years. In this paper, we design a reconstruction algorithm based on VHDL language according to the characteristics of the array structure. The algorithm selects the path from each fault-free processor unit in the first line at the same time. The experimental results show that, compared with the existing serial algorithms, The parallel algorithm proposed in this paper can also generate the largest target array. When the physical array size is 48 脳 48, the parallel algorithm proposed in this paper accelerates reconstruction by nearly 20 times.
【作者單位】： 天津工業(yè)大學計算機科學與軟件學院;天津大學計算機科學與技術學院;
【基金】：國家自然科學基金項目(61173032,61070136)資助
【分類號】：TP332

【參考文獻】

相關期刊論文 前4條

1 張元瑞;武繼剛;段新明;;可重構陣列的同步性能優(yōu)化算法[J];計算機科學;2012年03期

2 王鐳;;容錯多處理器網絡系統(tǒng)結構[J];計算機研究與發(fā)展;1990年07期

3 潘鵬;王鵬;林水生;;可重構處理器陣列的系統(tǒng)級建模研究[J];微電子學與計算機;2011年11期

4 徐雄;沈宇澤;孫學梅;武繼剛;;可重構處理器陣列的容錯上界[J];武漢大學學報(理學版);2011年06期

【共引文獻】

相關期刊論文 前3條

1 杜高明;張敏;宋宇鯤;張多利;倪偉;;一種一維可重構計算系統(tǒng)模型的設計[J];合肥工業(yè)大學學報(自然科學版);2015年01期

2 王浩;何衛(wèi)鋒;;一種表達式粒度可重構陣列的VLSI架構及應用[J];微電子學與計算機;2012年07期

3 賀佩蘭;姜桂圓;;靈活列選路模式下構造緊致邏輯陣列的高效算法[J];小型微型計算機系統(tǒng);2015年02期

【二級參考文獻】

相關期刊論文 前3條

1 劉耿耿;王小溪;陳國龍;郭文忠;王少鈴;;求解VLSI布線問題的離散粒子群優(yōu)化算法[J];計算機科學;2010年10期

2 李燁挺;梁利平;;一種基于SystemC的片上網絡建模與仿真方法[J];微電子學與計算機;2010年03期

3 奚杰;陳杰;朱s，

本文編號：1568496