本文關(guān)鍵詞： 三維集成電路 三維片上眾核多處理器 非均勻高速緩存 存儲(chǔ)器架構(gòu)　出處：《南京大學(xué)學(xué)報(bào)(自然科學(xué))》2014年03期 　論文類型：期刊論文

【摘要】：三維眾核片上處理器的研究近年來(lái)逐漸引起了學(xué)術(shù)界的廣泛關(guān)注.三維集成電路技術(shù)可以支持將不同工藝的存儲(chǔ)器層集成到一顆芯片上,三維眾核片上處理器可以集成更大的片上緩存以及主存儲(chǔ)器.研究三維眾核片上處理器存儲(chǔ)架構(gòu),探索了集成SRAM L2cache層,DRAM主存儲(chǔ)器層等,對(duì)三維眾核片上處理器性能的影響.從仿真結(jié)果可知,相比集成1層L2cache,集成2層L2cache的三維眾核片上處理器性能最大提高了55%,平均提高34%.將DRAM主存儲(chǔ)器集成到片上最大可以提高三維眾核片上處理器80%的系統(tǒng)性能,平均改善34.2%.
[Abstract]:In recent years, the research of three dimensional multichip processors has attracted more and more attention in academic circles. 3D integrated circuit technology can support the integration of different memory layers into a single chip. Three-dimensional multi-core processor can integrate larger on-chip cache and main memory. This paper studies the memory architecture of 3D multi-core processor, and explores the integration of SRAM L2cache layer and DRAM main memory layer, etc. From the simulation results, we can see that, Compared with the integration of layer 1 L2cache, the performance of the 3D multi-core processor integrated with the 2-layer L2cache can be improved by 55% on average and 34% on average. The system performance of the 3D multichip processor 80% can be improved by integrating the DRAM main memory on the chip and the average improvement is 34.2%.
【作者單位】： 南京大學(xué)電子科學(xué)與工程學(xué)院微電子設(shè)計(jì)研究所;
【基金】：國(guó)家自然科學(xué)基金面上項(xiàng)目(61176024) 高等學(xué)校博士學(xué)科點(diǎn)專項(xiàng)科研基金(20120091110029)
【分類號(hào)】：TP332

【共引文獻(xiàn)】

相關(guān)期刊論文 前10條

1 黃濤;王晶;王克義;;一種降低末級(jí)高速緩存污染的分階段自適應(yīng)動(dòng)態(tài)插入策略[J];北京大學(xué)學(xué)報(bào)(自然科學(xué)版);2014年02期

2 劉軼;吳名瑜;王永會(huì);錢德沛;;一種硬件事務(wù)存儲(chǔ)系統(tǒng)中的事務(wù)嵌套處理方案[J];電子學(xué)報(bào);2014年01期

3 夏軍;徐煒遐;龐征斌;張峻;�？�;;用于減少遠(yuǎn)程Cache訪問(wèn)延遲的最后一次寫訪問(wèn)預(yù)測(cè)方法[J];國(guó)防科技大學(xué)學(xué)報(bào);2015年01期

4 FANG Juan;WANG Jing;LI Chengyan;YAO Zhicheng;KE Weimao;;Partition-Based Cache Replacement to Manage Shared L2 Caches[J];Chinese Journal of Electronics;2014年03期

5 焦淑紅;程仁濤;;基于FPGA的DDR3控制器設(shè)計(jì)[J];電子科技;2015年07期

6 Muhammad Abid Mughal;Hai-Xia Wang;Dong-Sheng Wang;;The Case of Using Multiple Streams in Streaming[J];International Journal of Automation and Computing;2013年06期

7 呂方;崔慧敏;霍瑋;馮曉兵;;面向并發(fā)性能下降的調(diào)度策略的綜述[J];計(jì)算機(jī)研究與發(fā)展;2014年01期

8 黃濤;王晶;管雪濤;鐘祺;王克義;;采用分區(qū)域管理的軟硬件協(xié)作高能效末級(jí)高速緩存設(shè)計(jì)[J];計(jì)算機(jī)輔助設(shè)計(jì)與圖形學(xué)學(xué)報(bào);2013年11期

9 張駿;田澤;梅魁志;趙季中;;基于節(jié)點(diǎn)預(yù)測(cè)的直接Cache一致性協(xié)議[J];計(jì)算機(jī)學(xué)報(bào);2014年03期

10 陳荔城;陳明宇;阮元;黃永兵;崔澤漢;盧天越;包云崗;;MIMS:Towards a Message Interface Based Memory System[J];Journal of Computer Science & Technology;2014年02期

相關(guān)博士學(xué)位論文 前10條

1 王慶;面向嵌入式多核系統(tǒng)的并行程序優(yōu)化技術(shù)研究[D];哈爾濱工業(yè)大學(xué);2013年

2 聶鵬程;多核處理器上的操作系統(tǒng)調(diào)度[D];西安電子科技大學(xué);2013年

3 張帆;認(rèn)知可重構(gòu)的高效能Web服務(wù)體系結(jié)構(gòu)研究[D];解放軍信息工程大學(xué);2013年

4 朱素霞;面向多核處理器確定性重演的內(nèi)存競(jìng)爭(zhēng)記錄機(jī)制研究[D];哈爾濱工業(yè)大學(xué);2013年

5 馮超超;片上網(wǎng)絡(luò)無(wú)緩沖路由器關(guān)鍵技術(shù)研究[D];國(guó)防科學(xué)技術(shù)大學(xué);2012年

6 盧風(fēng)順;面向CPU/GPU異構(gòu)體系結(jié)構(gòu)的并行計(jì)算關(guān)鍵技術(shù)研究[D];國(guó)防科學(xué)技術(shù)大學(xué);2012年

7 李建華;片上多核處理器緩存子系統(tǒng)優(yōu)化的研究[D];中國(guó)科學(xué)技術(shù)大學(xué);2013年

8 侯寧;嵌入式多核處理器設(shè)計(jì)與實(shí)現(xiàn)關(guān)鍵技術(shù)研究[D];合肥工業(yè)大學(xué);2012年

9 章鐵飛;基于程序訪存模式的存儲(chǔ)系統(tǒng)節(jié)能技術(shù)研究[D];浙江大學(xué);2013年

10 蔡勇;基于GPU的車身結(jié)構(gòu)接觸碰撞過(guò)程并行計(jì)算方法[D];湖南大學(xué);2013年

相關(guān)碩士學(xué)位論文 前10條

1 楊勇;異構(gòu)多核SoC中存儲(chǔ)與轉(zhuǎn)置結(jié)構(gòu)研究[D];合肥工業(yè)大學(xué);2013年

2 王宏燕;高性能CPU存儲(chǔ)控制器優(yōu)化設(shè)計(jì)[D];國(guó)防科學(xué)技術(shù)大學(xué);2012年

3 張岐;基于CMP的硬件事務(wù)存儲(chǔ)系統(tǒng)優(yōu)化技術(shù)研究[D];哈爾濱工程大學(xué);2013年

4 張杰;基于CMP的共享L2Cache管理策略研究[D];哈爾濱工程大學(xué);2013年

5 黃品豐;面向異構(gòu)處理器的代價(jià)模型及存儲(chǔ)優(yōu)化技術(shù)研究[D];解放軍信息工程大學(xué);2013年

6 馬超;徽商銀行基金代銷自動(dòng)賬戶系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn)[D];大連理工大學(xué);2013年

7 王勛;面向非易失存儲(chǔ)器PCM的節(jié)能技術(shù)研究[D];浙江工業(yè)大學(xué);2013年

8 宋丹丹;并行JPEG壓縮算法在ESCA上的實(shí)現(xiàn)[D];華中科技大學(xué);2013年

9 胡妍;結(jié)合結(jié)構(gòu)級(jí)和門級(jí)的多核處理器功耗評(píng)估方法[D];湖南大學(xué);2013年

10 張駿;便箋存儲(chǔ)嵌入式系統(tǒng)中多層存儲(chǔ)上的數(shù)據(jù)分配算法研究[D];湖南大學(xué);2013年

【相似文獻(xiàn)】

相關(guān)期刊論文 前10條

1 ;飛思卡爾為成本敏感的網(wǎng)絡(luò)和工業(yè)應(yīng)用推出新處理器[J];世界電子元器件;2010年12期

2 王晨旭;張凱峰;張祥建;喻明艷;;嵌入式處理器中分支目標(biāo)緩沖器的研究與設(shè)計(jì)[J];微電子學(xué)與計(jì)算機(jī);2012年01期

3 韓冰;;2G奔4——PC的新挑戰(zhàn)和新契機(jī)[J];廣東電腦與電訊;2001年11期

4 ;技術(shù)[J];軟件工程師;2002年07期

5 吳舜曉;張建;黃仰博;陳亮;孫廣富;;一種新的嵌入式處理器在線調(diào)試方法[J];微處理機(jī);2010年03期

6 ;產(chǎn)品推介[J];電子產(chǎn)品世界;2013年12期

7 ;開發(fā)硬件/軟件兼?zhèn)淝度胧较到y(tǒng)的挑戰(zhàn)[J];世界電子元器件;2004年08期

8 付桂濤;高軍;邢座程;;X處理器存儲(chǔ)層次研究[J];計(jì)算機(jī)與現(xiàn)代化;2007年12期

9 呂來(lái)利;陳鴿;;多種處理器的測(cè)量?jī)x器設(shè)計(jì)[J];中國(guó)高新技術(shù)企業(yè);2010年10期

10 鐘卓新;;軍用的32位處理器[J];通信技術(shù);1986年02期

相關(guān)會(huì)議論文 前1條

1 梁祺愷;;Si(Li)X射線譜儀用的315型脈沖處理器[A];第7屆全國(guó)核電子學(xué)與核探測(cè)技術(shù)學(xué)術(shù)年會(huì)論文集（一）[C];1994年

相關(guān)重要報(bào)紙文章 前10條

1 ;采用通用技術(shù) SGI銷售高端Linux系統(tǒng)[N];計(jì)算機(jī)世界;2003年

2 ;預(yù)計(jì)下半年正式推向市場(chǎng)[N];人民郵電;2009年

3 本報(bào)記者 姜波;高端大事件[N];網(wǎng)絡(luò)世界;2004年

4 莊莊;64位處理器前瞻[N];中國(guó)計(jì)算機(jī)報(bào);2002年

5 廣西 姑蘇飄雪;走入雙（多）內(nèi)核處理器的世界[N];電腦報(bào);2004年

6 吳挺;多核不問(wèn)真假[N];計(jì)算機(jī)世界;2007年

7 Ray;一個(gè)頂倆 Intel Hyper-Threading技術(shù)[N];中國(guó)計(jì)算機(jī)報(bào);2002年

8 新城;突破頻率的桎梏[N];計(jì)算機(jī)世界;2001年

9 袁欽玲;AMD緊抓SQL Server 2005企業(yè)市場(chǎng)機(jī)會(huì)[N];中國(guó)計(jì)算機(jī)報(bào);2005年

10 孫定;明年,英特爾的黃金時(shí)代或?qū)⒔K結(jié)[N];計(jì)算機(jī)世界;2011年

相關(guān)博士學(xué)位論文 前7條

1 洪春濤;眾核處理器編程模式關(guān)鍵技術(shù)研究[D];清華大學(xué);2011年

2 陳小文;同構(gòu)眾核處理器的片上存儲(chǔ)管理與同步機(jī)制研究[D];國(guó)防科學(xué)技術(shù)大學(xué);2011年

3 段然;嵌入式可重構(gòu)DSP體系結(jié)構(gòu)研究[D];西北工業(yè)大學(xué);2005年

4 韓澤耀;高速高性能FFT處理器的VLSI實(shí)現(xiàn)研究[D];浙江大學(xué);2002年

5 趙學(xué)秘;可編程密碼處理器關(guān)鍵技術(shù)研究與實(shí)現(xiàn)[D];國(guó)防科學(xué)技術(shù)大學(xué);2006年

6 李文;存儲(chǔ)控制系統(tǒng)性能優(yōu)化技術(shù)研究[D];中國(guó)科學(xué)院研究生院（計(jì)算技術(shù)研究所）;2005年

7 鄭偉;多媒體應(yīng)用的高性能數(shù)字信號(hào)處理器功能部件結(jié)構(gòu)設(shè)計(jì)研究[D];浙江大學(xué);2003年

相關(guān)碩士學(xué)位論文 前10條

1 張明;X處理器總線的關(guān)鍵技術(shù)研究與實(shí)現(xiàn)[D];國(guó)防科學(xué)技術(shù)大學(xué);2004年

2 張磊;可重配置處理器架構(gòu)的研究[D];上海交通大學(xué);2007年

3 于德津;基于TI 5409 DSP處理器的U盤讀寫系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn)[D];吉林大學(xué);2007年

4 安建峰;嵌入式處理器中的保護(hù)模式和地址管理單元的設(shè)計(jì)[D];西北工業(yè)大學(xué);2003年

5 胡昕;基于X微處理器結(jié)構(gòu)的對(duì)稱雙處理系統(tǒng)設(shè)計(jì)[D];國(guó)防科學(xué)技術(shù)大學(xué);2006年

6 湯竣豐;符合IEEE802.15.3c標(biāo)準(zhǔn)的高速低復(fù)雜度FFT處理器設(shè)計(jì)[D];華東師范大學(xué);2013年

7 權(quán)天;基于龍芯3A處理器的嵌入式系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)[D];西安電子科技大學(xué);2014年

8 劉勇;嵌入式處理器的微體系結(jié)構(gòu)優(yōu)化[D];浙江大學(xué);2013年

9 張?jiān)讫?高性能32位嵌入式處理器的研究與實(shí)現(xiàn)[D];西北農(nóng)林科技大學(xué);2014年

10 李從偉;基于FPGA的Nios Ⅱ軟核處理器系統(tǒng)在超聲診斷系統(tǒng)中的應(yīng)用[D];西北工業(yè)大學(xué);2006年

，

本文編號(hào)：1530708