本文關(guān)鍵詞： 數(shù)字射頻存儲器 現(xiàn)場可編程門陣列 低壓差分信號 幅度量化 DSP　出處：《北京工業(yè)大學(xué)》2012年碩士論文　論文類型：學(xué)位論文

【摘要】：現(xiàn)代化雷達(dá)（Radar）系統(tǒng)的重要組件是數(shù)字射頻存儲器（Digital RadioFrequency Memory DRFM），它能夠存儲、傳輸和處理射頻信號及微波信號�，F(xiàn)代化雷達(dá)（Radar）通常運用脈壓、對相位進(jìn)行編碼等較為復(fù)雜的數(shù)字信號處理技術(shù)，由于DRFM是這些數(shù)字信號處理技術(shù)的佼佼者，所以其的作為RF頻率源在電子戰(zhàn)領(lǐng)域的應(yīng)用越來越廣泛的應(yīng)用。今天，DRFM技術(shù)在國內(nèi)處于起步階段，與國外，DRFM的各項指標(biāo)：采樣率、動態(tài)范圍和采樣精度等方面還不能達(dá)到現(xiàn)代化雷達(dá)對數(shù)字信號處理的要求。 本文介紹了數(shù)字射頻存儲器的工作原理、幅度量化類型、基本組成和典型應(yīng)用，在目前研究成果的基礎(chǔ)之上給出了便于工程應(yīng)用的設(shè)計方案，將基于現(xiàn)場可編程門陣列（Field Programmable GateArray FPGA）所實現(xiàn)的幅度量化成功應(yīng)用于此方案中。本文具體研究了DRFM數(shù)據(jù)采集模塊的設(shè)計，DRFM數(shù)據(jù)存儲模塊的設(shè)計，LVDS在DRFM中的應(yīng)用以及數(shù)字信號處理算法及仿真。本方案采用雙通道采樣率為500MHz的ADC并行交替等效采樣以達(dá)到1GHz采樣率，采樣精度為12位。相干檢波的數(shù)字正交技術(shù)的實現(xiàn)可以將信號復(fù)包羅的全部信息保存下來。DRFM的控制模塊由單片機(jī)（Microprogrammed Control Unit MCU）、DSP（Digital Signal Processor）實現(xiàn)，多路采樣數(shù)據(jù)緩沖器由現(xiàn)場可編程門陣列器件實現(xiàn)，F(xiàn)PGA的編程使用硬件描述語言（VHDL），同時可以實現(xiàn)布線的時序仿真和功能分析。本方案中低壓差分信號（LVDS）芯片的大量使用，使系統(tǒng)的功耗得以降低，系統(tǒng)的可靠性得到了提高。在本文的最后，，通過軟件對數(shù)字信號處理算法進(jìn)行了仿真，證明了本方案的可行性。 本文對比了基于專用FIFO芯片和基于FPGA的DRFM系統(tǒng)模塊的優(yōu)劣，說明了基于FPGA的DRFM系統(tǒng)模塊具有更高的性能指標(biāo)。
[Abstract]:The important component of the modern radar radar system is Digital RadioFrequency Memory DRFM, which can be stored. Transmitting and processing radio frequency signal and microwave signal. Modern radar radar usually uses pulse compression, phase coding and other more complex digital signal processing technology. Because DRFM is one of the best digital signal processing technology, it is widely used as RF frequency source in the field of electronic warfare. Today, DRFM technology is in its infancy in China. Compared with the foreign DRFM such as sampling rate, dynamic range and sampling precision, it can not meet the requirement of digital signal processing in modern radar. In this paper, the working principle, amplitude quantization type, basic composition and typical application of digital RF memory are introduced. Based on the current research results, the design scheme for engineering application is given. Will be based on Field Programmable Gate Array Field Programmable GateArray FPGA). The realization of amplitude quantization is successfully applied in this scheme. The design of DRFM data acquisition module is studied in detail in this paper. The design of DRFM data storage module. The application of LVDS in DRFM and the digital signal processing algorithm and simulation. In this scheme, the parallel equivalent sampling of 500MHz dual-channel ADC is used to achieve 1GHz sampling rate. The precision of sampling is 12 bits. The realization of digital orthogonal technique of coherent detection can save all the information of signal complex inclusion. The control module of DRFM can be controlled by single chip computer (. Microprogrammed Control Unit MCU. DSP(Digital Signal Processor. the multiplex sampling data buffer is realized by field programmable gate array device. The programming of FPGA is based on the hardware description language VHDL, and it can realize the timing simulation and function analysis of the wiring at the same time. In this scheme, the low voltage differential signal (LVDS) chip is widely used. The power consumption of the system is reduced and the reliability of the system is improved. At the end of this paper, the digital signal processing algorithm is simulated by software, and the feasibility of the scheme is proved. This paper compares the advantages and disadvantages of the special FIFO chip and the DRFM system module based on FPGA, and explains that the DRFM system module based on FPGA has higher performance index.
【學(xué)位授予單位】：北京工業(yè)大學(xué)
【學(xué)位級別】：碩士
【學(xué)位授予年份】：2012
【分類號】：TP333

【相似文獻(xiàn)】

相關(guān)期刊論文 前10條

1 翁永祥;戎蒙恬;;3bit相位量化射頻存儲器的研究[J];信息技術(shù);2007年08期

2 陶建峰,孫東延,付全喜;3比特相位量化DRFM的相位校正[J];航天電子對抗;2001年03期

3 程嗣怡;吳華;王星;;應(yīng)用于電子干擾中的1bit數(shù)字射頻存儲器DRFM的設(shè)計[J];彈箭與制導(dǎo)學(xué)報;2005年S9期

4 周國富，姬國良;相位量化數(shù)字射頻存儲器的設(shè)計考慮[J];系統(tǒng)工程與電子技術(shù);1994年02期

5 陶建鋒,孫東延;3比特相位量化DRF M的設(shè)計與實現(xiàn)[J];航天電子對抗;2001年02期

6 韓榮桂,費元春,趙征;PLD在DRFM中的應(yīng)用[J];艦船電子對抗;2004年05期

7 W.M.SCHNAITTER;E.T.LEWIS;B.GORDON;何自強(qiáng);;0.5GHz的CMOS數(shù)字射頻存儲器芯片[J];電子信息對抗技術(shù);1988年04期

8 李勇;闕大順;;基于時間抖動的幅度量化DRFM諧波衰減技術(shù)[J];電子對抗;2007年04期

9 陳敬;謝啟友;田曉波;楊tR;聶洪山;徐欣;;基于固態(tài)存儲技術(shù)的DRFM設(shè)計[J];現(xiàn)代電子技術(shù);2011年08期

10 鄒循國,曾曉泉;數(shù)字射頻存儲器系統(tǒng)的原理與結(jié)構(gòu)剖析[J];南方農(nóng)機(jī);2002年06期

相關(guān)會議論文 前10條

1 侯金華;;基于FPGA的SOC系統(tǒng)可靠性設(shè)計[A];2011中國電工技術(shù)學(xué)會學(xué)術(shù)年會論文集[C];2011年

2 張健;孫輝先;陳曉敏;安軍社;;反熔絲FPGA的可靠性設(shè)計措施[A];第二十三屆全國空間探測學(xué)術(shù)交流會論文摘要集[C];2010年

3 ;Design and Research of Video Fire Detection System Based on FPGA[A];Proceedings of the 2011 Chinese Control and Decision Conference（CCDC）[C];2011年

4 董雪;費建軍;白嬌楊;;基于FPGA的智能火災(zāi)報警系統(tǒng)的設(shè)計與研究[A];天津市電視技術(shù)研究會2012年年會論文集[C];2012年

5 肖松;李躍華;張金林;;基于FPGA局部動態(tài)可重構(gòu)的抗SEU容錯系統(tǒng)研究[A];教育部中南地區(qū)高等學(xué)校電子電氣基礎(chǔ)課教學(xué)研究會第二十屆學(xué)術(shù)年會會議論文集（下冊）[C];2010年

6 王瑋;錢偉康;應(yīng)懷樵;;基于FPGA的PXI高速數(shù)據(jù)采集系統(tǒng)硬件設(shè)計[A];現(xiàn)代振動與噪聲技術(shù)（第九卷）[C];2011年

7 錢偉康;梁利娟;王麗麗;;一種基于FPGA的CAN總線船舶監(jiān)控系統(tǒng)[A];全國第三屆信號和智能信息處理與應(yīng)用學(xué)術(shù)交流會�？痆C];2009年

8 楊學(xué)友;葉振忠;劉常杰;李博文;;一種高速智能化視覺傳感器設(shè)計[A];第三次全國會員代表大會暨學(xué)術(shù)會議論文集[C];2002年

9 魯艷;雷維嘉;謝顯中;;基于Avalon接口的交織編碼技術(shù)的FPGA實現(xiàn)[A];2010年通信理論與信號處理學(xué)術(shù)年會論文集[C];2010年

10 許超;肖鐵;施柏鑫;;基于FPGA的電子內(nèi)窺鏡視頻處理系統(tǒng)[A];全國第二屆信號處理與應(yīng)用學(xué)術(shù)會議�？痆C];2008年

相關(guān)重要報紙文章 前10條

1 海英;賽靈思發(fā)布新型FPGA芯片方案[N];人民郵電;2009年

2 ;實現(xiàn)FPGA產(chǎn)品差異化[N];中國電子報;2011年

3 ;FPGA為消費電子提供安全保證[N];中國電子報;2011年

4 本報記者 趙艷秋　馮曉偉 馮健;FPGA：市場應(yīng)用廣 門檻需降低[N];中國電子報;2009年

5 本報記者 馮曉偉;FPGA格局難改 新興企業(yè)勝算幾何？[N];中國電子報;2009年

6 ;異步架構(gòu)FPGA實現(xiàn)業(yè)界最高速度[N];中國電子報;2009年

7 ;突破功耗和成本限制設(shè)計中國需要的FPGA[N];中國電子報;2009年

8 ;通信仍是FPGA最大市場[N];中國電子報;2009年

9 本報記者 梁紅兵;賽靈思：降低FPGA應(yīng)用門檻[N];中國電子報;2010年

10 華北光電技術(shù)研究所 劉剛;FPGA+DSP升級熱像設(shè)計[N];中國電子報;2010年

相關(guān)博士學(xué)位論文 前10條

1 張承暢;多FPGA系統(tǒng)的關(guān)鍵問題及應(yīng)用研究[D];重慶大學(xué);2011年

2 李鵬;基于元構(gòu)件的FPGA硬件構(gòu)件設(shè)計技術(shù)研究[D];解放軍信息工程大學(xué);2011年

3 余慧;時分交換的新型FPGA互連結(jié)構(gòu)研究[D];復(fù)旦大學(xué);2011年

4 謝丁;FPGA互連結(jié)構(gòu)評估系統(tǒng)研究與實現(xiàn)[D];復(fù)旦大學(xué);2011年

5 王忠明;SRAM型FPGA的單粒子效應(yīng)評估技術(shù)研究[D];清華大學(xué);2011年

6 廖永波;SOC軟硬件協(xié)同方法及其在FPGA芯片測試中的應(yīng)用研究[D];電子科技大學(xué);2010年

7 唐玉蘭;偽布爾可滿足性算法及其在FPGA布線中的研究應(yīng)用[D];江南大學(xué);2010年

8 鄔貴明;FPGA矩陣計算并行算法與結(jié)構(gòu)[D];國防科學(xué)技術(shù)大學(xué);2011年

9 王建莊;基于FPGA的高速圖像處理算法研究及系統(tǒng)實現(xiàn)[D];華中科技大學(xué);2011年

10 薛曉勇;新型存儲器在FPGA中應(yīng)用的關(guān)鍵技術(shù)研究[D];復(fù)旦大學(xué);2011年

相關(guān)碩士學(xué)位論文 前10條

1 周志娟;相移波束形成的FPGA實現(xiàn)[D];哈爾濱工程大學(xué);2011年

2 許沖;激光脈沖定距算法研究與FPGA實現(xiàn)[D];哈爾濱工業(yè)大學(xué);2011年

3 葉忠彬;基于FPGA的數(shù)字頻率合成系統(tǒng)的設(shè)計與實現(xiàn)[D];電子科技大學(xué);2011年

4 彭涵陽;無串?dāng)_超聲測距系統(tǒng)的激勵方法及基于FPGA的設(shè)計與實現(xiàn)[D];天津大學(xué);2010年

5 杜國女;基于FPGA的音樂景觀燈的設(shè)計與實現(xiàn)[D];蘭州交通大學(xué);2011年

6 隆志遠(yuǎn);基于FPGA和光電耦合的旋轉(zhuǎn)機(jī)械非接觸雙向信號傳輸系統(tǒng)[D];南京航空航天大學(xué);2010年

7 袁臻;電動多葉光柵通訊部分的FPGA實現(xiàn)[D];上海交通大學(xué);2009年

8 劉開健;基于FPGA的實時圖像處理系統(tǒng)的設(shè)計與實現(xiàn)[D];昆明理工大學(xué);2008年

9 劉鈺力;基于FPGA的SHA256高效數(shù)字加密系統(tǒng)[D];蘭州大學(xué);2011年

10 王恕;基于FPGA的伺服電機(jī)速度測量算法研究與實現(xiàn)[D];上海交通大學(xué);2012年

本文編號：1489710