本文關(guān)鍵詞：基于FPGA的32位五級流水線CPU的研究與設計　出處：《河北工業(yè)大學》2012年碩士論文　論文類型：學位論文

  更多相關(guān)文章： FPGA 流水線 CPU Verilog HDL

【摘要】：目前，國內(nèi)大部分高校的計算機組成實驗平臺是純硬件化的，內(nèi)部結(jié)構(gòu)固定，靈活性差，不利于學生自主創(chuàng)新，大大降低了教學質(zhì)量。FPGA技術(shù)提供了一個靈活的設計平臺，本論文采用FPGA技術(shù)，設計了32位五級流水線CPU，可應用于計算機組成實驗課程，有助于提高教學質(zhì)量。 論文根據(jù)實際需要，結(jié)合理論研究，提出了基于FPGA的五級流水線CPU的總體結(jié)構(gòu)模型，利用DE2開發(fā)平臺完成了32位五級流水線CPU的設計過程，實現(xiàn)了取指IF、指令譯碼ID、指令執(zhí)行EXE、存儲MEM和結(jié)果寫回WB五個周期的功能設計，并專門設計了流水線演示系統(tǒng)，通過對系統(tǒng)演示效果的分析，驗證了CPU設計的合理性。 論文采用Verilog HDL語言，完成了流水線CPU五個周期的設計。取指周期設計了PC寄存器和指令存儲器，實現(xiàn)了取指令功能；譯碼周期設計了控制器CU、寄存器堆等部件，完成了20條指令的譯碼功能；指令執(zhí)行周期主要對運算器ALU的設計，實現(xiàn)了對數(shù)據(jù)的運算操作；存儲周期完成了數(shù)據(jù)存儲器的設計，用于存儲周期的讀寫操作；結(jié)果寫回周期，通過設計多路器，實現(xiàn)將正確的結(jié)果寫回到目的寄存器中。流水線的設計，必然帶來相關(guān)問題，含有數(shù)據(jù)相關(guān)、控制相關(guān)和結(jié)構(gòu)相關(guān)。論文重點對前兩種相關(guān)進行了研究與處理，，設計了內(nèi)部前推方法和暫停流水方法相結(jié)合的策略，解決了流水線數(shù)據(jù)相關(guān)問題，采用延遲轉(zhuǎn)移法，解決了流水線控制相關(guān)問題。論文設計了流水線演示系統(tǒng)，實現(xiàn)了流水線演示及效果分析的功能。 最后，編寫了測試程序，在FPGA平臺上對流水線CPU進行了功能驗證，并分析了流水效果，CPU運行正常，功能完備，取得了預期的結(jié)果。
[Abstract]:At present, most of the computer composition of the experimental platform in colleges and universities is pure hardware, the internal structure is fixed, flexibility is poor, which is not conducive to independent innovation of students. Greatly reduce the quality of teaching. FPGA technology provides a flexible design platform, this paper uses FPGA technology, designed 32-bit five-level pipeline CPU, can be used in the computer to form an experimental course. It helps to improve the quality of teaching. According to the actual needs, combined with the theoretical research, this paper puts forward the overall structure model of five-level pipeline CPU based on FPGA. The design process of 32-bit five-level pipeline CPU is completed by using DE2 development platform. The functional design of storing MEM and writing the result back to WB is presented, and the pipeline demonstration system is specially designed. The rationality of CPU design is verified by analyzing the effect of system demonstration. In this paper, the five cycles of pipeline CPU are designed by using Verilog HDL language, and the PC register and instruction memory are designed, and the instruction fetching function is realized. The decoding cycle includes the design of the controller CUand the register file and the decoding function of 20 instructions. The instruction execution cycle is mainly about the design of ALU, and the operation of data is realized. The storage cycle completes the design of the data storage, which is used to read and write the storage cycle. By designing multiplexer, the correct result can be written back to the destination register. Pipeline's design will inevitably bring related problems, including data correlation. Control correlation and structural correlation. This paper focuses on the first two kinds of correlation research and processing, design the internal forward push method and pause income method combined strategy, solve pipeline data related problems. The paper designs pipeline demonstration system and realizes the function of pipeline demonstration and effect analysis. Finally, a test program is written to verify the function of pipeline CPU on FPGA platform, and the result of income is analyzed.
【學位授予單位】：河北工業(yè)大學
【學位級別】：碩士
【學位授予年份】：2012
【分類號】：TP332

【參考文獻】

相關(guān)期刊論文 前10條

1 劉志京;;基于C8051F02x單片機外部存儲器的設計[J];北京印刷學院學報;2010年06期

2 岳偉甲;劉昌錦;;一種基于FPGA的32位快速加法器設計[J];四川兵工學報;2011年07期

3 周殿鳳;;基于FPGA的32位ALU軟核設計[J];電子科技;2010年11期

4 孫啟良;;CPU流水線技術(shù)中的結(jié)構(gòu)相關(guān)和數(shù)據(jù)相關(guān)[J];福建電腦;2010年07期

5 蔡啟先;李日初;王智文;;DLX虛擬處理器流水線向量運算的性能研究[J];廣西工學院學報;2007年01期

6 蔡啟先;劉明;余祖峰;;MIPS64指令集模擬器的建模與實現(xiàn)方法[J];計算機工程;2010年18期

7 陳海民;李崢;王瑞蛟;;嵌入式微處理器分支預測的設計與實現(xiàn)[J];計算機應用;2011年07期

8 石雪梅;計賢春;;FPGA配置芯片測試方法的研究與實現(xiàn)[J];計算機與數(shù)字工程;2010年09期

9 張亮;;應用EDA技術(shù)改革“計算機組成原理”課程設計[J];計算機教育;2009年19期

10 李麗萍;盛琳陽;;基于EDA技術(shù)的計算機組成原理實驗課開放性教學模式研究[J];計算機教育;2010年10期

本文編號：1439859