本文關(guān)鍵詞：陣列處理器中改進(jìn)幾乎空白子幀算法的并行化實現(xiàn)　出處：《電訊技術(shù)》2017年04期 　論文類型：期刊論文

  更多相關(guān)文章： 異構(gòu)網(wǎng) 小區(qū)間干擾協(xié)調(diào) 可重構(gòu)陣列處理器 幾乎空白子幀 增強(qiáng)小區(qū)

【摘要】：兩層異構(gòu)網(wǎng)絡(luò)中出現(xiàn)的小區(qū)間干擾協(xié)調(diào)是當(dāng)前異構(gòu)網(wǎng)絡(luò)干擾問題研究的熱點(diǎn)。針對軟件實現(xiàn)增強(qiáng)小區(qū)調(diào)度幾乎空白子幀(ABS)的干擾方案存在處理數(shù)據(jù)量大、速度慢的缺點(diǎn),基于可重構(gòu)陣列結(jié)構(gòu)提出了一種動態(tài)ABS干擾協(xié)調(diào)的并行化硬件實現(xiàn)方案。該算法在增強(qiáng)小區(qū)內(nèi)根據(jù)用戶數(shù)動態(tài)分配ABS比例,以改善小區(qū)邊緣用戶的信道容量,通過流水線的方式使用多個輕核處理元(PE)實現(xiàn)并行計算以提高運(yùn)算效率。測試結(jié)果表明,使用12個PE同時調(diào)度實現(xiàn)算法的映射,運(yùn)行1 983個周期,其性能比單個PE提升77.03%,該算法的并行計算能力得到顯著提升,宏基站用戶的吞吐量可以達(dá)到4.76 Mbit/s。
[Abstract]:The inter-cell interference coordination in two-layer heterogeneous networks is a hot topic in the research of heterogeneous network interference at present. For the software implementation of enhancing cell scheduling almost blank subframes ABS). There is a large amount of data in the interference scheme. Because of the low speed, a parallel hardware implementation scheme of dynamic ABS interference coordination is proposed based on the reconfigurable array structure, which dynamically allocates the ABS proportion according to the number of users in the enhanced cell. In order to improve the channel capacity of cell edge users, parallel computation is implemented by using multiple light kernel processors (PEs) in the way of pipeline. Using 12 PE simultaneous scheduling to realize the mapping of the algorithm, running 1,983 cycles, its performance than a single PE improved 77.03, the parallel computing power of the algorithm has been significantly improved. Acer user throughput can reach 4.76 Mbit / s.
【作者單位】： 西安郵電大學(xué)計算機(jī)學(xué)院;西安郵電大學(xué)電子工程學(xué)院;西安郵電大學(xué)通信與信息工程學(xué)院;
【基金】：國家自然科學(xué)基金資助項目(61272120,61634004,61602377) 陜西省自然科學(xué)基金資助項目(2015JM6326) 陜西省科技統(tǒng)籌創(chuàng)新工程項目(2016KTZDGY02-04-02)
【分類號】：TP332
【正文快照】： ***1引言進(jìn)入4G移動通信時代,人們對移動通信終端的數(shù)據(jù)傳輸和處理能力要求越來越高,這些都對無線通信的硬件實現(xiàn)提出了更高的要求。因此,可重構(gòu)陣列結(jié)構(gòu)可以根據(jù)應(yīng)用的需求優(yōu)化電路設(shè)計,降低能耗,逐漸成為無線通信研究熱點(diǎn)�？芍貥�(gòu)陣列結(jié)構(gòu)不僅體現(xiàn)了軟件的通用性、硬件的高

【相似文獻(xiàn)】

相關(guān)期刊論文 前8條

1 楊喬林;;一個基于規(guī)則的陣列處理器開發(fā)環(huán)境[J];計算機(jī)研究與發(fā)展;1989年04期

2 沈緒榜;;陣列處理器系統(tǒng)芯片的發(fā)展[J];電子產(chǎn)品世界;2010年Z1期

3 蘇睿;劉貴忠;張彤宇;;具有高效緩沖策略的運(yùn)動估計陣列處理器結(jié)構(gòu)[J];計算機(jī)學(xué)報;2006年10期

4 ;新品櫥窗[J];多媒體世界;1999年04期

5 孫懷初;;浮點(diǎn)陣列處理器—DT7010[J];微計算機(jī)信息;1987年01期

6 曉道;MGAG400風(fēng)采[J];電腦;1999年07期

7 植強(qiáng);一種基于FPGA的FFT陣列處理器[J];電子對抗技術(shù);2002年06期

8 ;[J];;年期

相關(guān)碩士學(xué)位論文 前5條

1 李寶峰;面向循環(huán)陣列處理器的編譯器設(shè)計與實現(xiàn)[D];國防科學(xué)技術(shù)大學(xué);2003年

2 劉建國;數(shù)字多波束陣列處理器硬件設(shè)計與研制[D];西北工業(yè)大學(xué);2002年

3 黃虎才;多態(tài)陣列處理器的并行計算研究[D];西安郵電大學(xué);2014年

4 徐佳慶;粗粒度可重構(gòu)陣列處理器性能優(yōu)化技術(shù)研究[D];國防科學(xué)技術(shù)大學(xué);2007年

5 左艷輝;粗粒度可重構(gòu)陣列處理器編譯工具研究[D];國防科學(xué)技術(shù)大學(xué);2008年

，

本文編號：1420446