本文關(guān)鍵詞：基于SPARC的嵌入式系統(tǒng)仿真平臺(tái)研究　出處：《大連理工大學(xué)》2013年碩士論文　論文類型：學(xué)位論文

  更多相關(guān)文章： SPARC 仿真器 測試用例 排隊(duì)論 FPGA

【摘要】：目前嵌入式系統(tǒng)己在控制、通信、航空等許多領(lǐng)域得到了普遍應(yīng)用,嵌入式系統(tǒng)軟硬件密切耦合、軟件規(guī)模、復(fù)雜度的急劇上升,嵌入式系統(tǒng)軟件測試變得更加困難。幾十年來,嵌入式系統(tǒng)仿真器是嵌入式軟件測試的高效方法,大大提高了開發(fā)效率,降低了測試強(qiáng)度,避免了很大的設(shè)計(jì)風(fēng)險(xiǎn)。SPARC微處理器的高度可擴(kuò)展特性,廣泛應(yīng)用于航空航天領(lǐng)域,本文以SPARC架構(gòu)處理器研究目標(biāo),開發(fā)基于SPARC的嵌入式系統(tǒng)仿真平臺(tái)。 本文深入研究SPARC的體系結(jié)構(gòu),實(shí)現(xiàn)了一款周期精確的指令集模擬器：基于SPARC的嵌入式系統(tǒng)仿真平臺(tái)VirtualSPARC. VirtualSPARC在處理器模擬方面,除了包含算術(shù)邏輯單元、高速緩存、中斷系統(tǒng)等幾大模塊外,還集成了I2C. UART.鍵盤、LED等外設(shè)仿真單元,支持單步調(diào)試、斷點(diǎn)調(diào)試功能等等。在系統(tǒng)可靠性測試方面,除了采用傳統(tǒng)的隨機(jī)測試、基準(zhǔn)測試集測試外,研究了基于FPGA的軟硬件協(xié)同驗(yàn)證方法與基于馬爾科夫使用模型的測試用例生成方法。通過集成測試用例生成模塊,模擬外界環(huán)境,生成測試用例注入仿真系統(tǒng)各端口,發(fā)現(xiàn)并快速定位軟件運(yùn)行時(shí)的安全故障,降低了軟件開發(fā)成本,提高了測試效率。在系統(tǒng)評估方面,研究了基于排隊(duì)論模型的性能評估方法,通過對嵌入式軟件系統(tǒng)建模,抽象出二級串聯(lián)的排隊(duì)論模型,利用排隊(duì)理論對模型分析,可以獲得中斷丟失率、中斷響應(yīng)時(shí)間、系統(tǒng)吞吐量等性能指標(biāo)與處理器處理能力之間的關(guān)系,用以指導(dǎo)嵌入式系統(tǒng)的軟硬件設(shè)計(jì)。 通過測試驗(yàn)證,證實(shí)本文開發(fā)的基于SPARC的嵌入式系統(tǒng)仿真平臺(tái)VirtualSPARC仿真精確度高,易與擴(kuò)展,達(dá)到了預(yù)期效果,其可視化處理器仿真技術(shù)以及嵌入式軟件動(dòng)態(tài)測試驗(yàn)證方法為處理器芯片設(shè)計(jì)、嵌入式軟件測試等工作提供了一種可控故障的動(dòng)態(tài)測試途徑,降低了嵌入式軟硬件設(shè)計(jì)復(fù)雜度。
[Abstract]:The embedded system has already been in control, communication, aviation and other many fields has been widely applied to embedded system software and hardware close coupling, the scale of software, a sharp rise in the complexity of the embedded system, software testing becomes more difficult. For decades, the embedded system simulation is an efficient method of embedded software testing, greatly improving the efficiency of development. Reduce the test of strength, avoids the great design risk of.SPARC microprocessor and highly extensible characteristics, widely used in the aerospace field, this paper studies the target processor architecture SPARC, the development of simulation platform of embedded system based on SPARC.
In this paper, the architecture of SPARC is studied deeply, realize a cycle accurate instruction set simulator: VirtualSPARC. VirtualSPARC embedded system simulation platform based on SPARC processor in the simulation, in addition to containing the arithmetic logic unit, cache, several modules interrupt system, also integrates I2C. UART. keyboard, LED and other peripherals to support the simulation unit. Step debugging, breakpoint debugging function and so on. In the aspect of system reliability testing, in addition to the traditional random testing, benchmark test set, the FPGA based software and hardware co verification method and test case generation method based on Markov model. By using the integrated test case generation module, simulation environment, test case generation injection port simulation system, security fault detection and locating software operation, reduce software development cost, improve the measurement The efficiency. In the system of performance evaluation, evaluation method based on queuing theory model, the modeling of embedded software system, abstract queuing model two series, the use of queuing theory to the analysis of the model, can obtain the interrupt loss rate, interrupt response time, the relationship between system throughput and processing capability the design of hardware and software to guide the embedded system.
Through the test, this paper proved that based on the development of the embedded system simulation platform VirtualSPARC simulation accuracy of SPARC is high, and easy to expand, to achieve the desired effect, the visualization processor simulation technology and embedded software dynamic testing method for processor chip design, provides a way of fault controlled dynamic test of embedded software testing work, reduce the the design of the embedded hardware and software complexity.

【學(xué)位授予單位】：大連理工大學(xué)
【學(xué)位級別】：碩士
【學(xué)位授予年份】：2013
【分類號(hào)】：TP368.1;TP391.9

【參考文獻(xiàn)】

相關(guān)期刊論文 前10條

1 王利明,宋振宇,李明,陳渝;一個(gè)開放源碼的嵌入式仿真環(huán)境——SkyEye[J];單片機(jī)與嵌入式系統(tǒng)應(yīng)用;2003年09期

2 習(xí)博;方彥軍;;基于排隊(duì)論的嵌入式Web系統(tǒng)性能優(yōu)化[J];計(jì)算機(jī)工程;2007年17期

3 嚴(yán)迎建;徐勁松;陳韜;劉軍偉;;基于指令集模擬器的處理器建模與驗(yàn)證[J];計(jì)算機(jī)工程;2008年05期

4 牛云;謝拴勤;戴冠中;梁亞琳;;基于排隊(duì)論和時(shí)間需求分析法的實(shí)時(shí)系統(tǒng)時(shí)間行為分析[J];計(jì)算機(jī)應(yīng)用研究;2007年12期

5 胡建國;位招勤;張旭;曾獻(xiàn)君;;面向CPU芯片的驗(yàn)證技術(shù)研究[J];微電子學(xué);2007年01期

6 張文波,趙海,王小英,關(guān)沫;基于ARMLinux的EWS過載性能研究[J];通信學(xué)報(bào);2005年08期

7 高莉;李龍澍;;基于UML狀態(tài)圖的測試技術(shù)研究[J];計(jì)算機(jī)技術(shù)與發(fā)展;2009年05期

8 劉曉艷;周寬久;西方;;SPARC V8仿真系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn)[J];計(jì)算機(jī)技術(shù)與發(fā)展;2010年01期

9 陳渝 ,楊曄 ,李明 ,王利明;嵌入式系統(tǒng)仿真環(huán)境—SkyEye[J];電子設(shè)計(jì)應(yīng)用;2004年02期

10 陳宇星;張力;謝發(fā)榮;;基于QEMU的嵌入式系統(tǒng)仿真環(huán)境的構(gòu)建[J];微處理機(jī);2012年06期

相關(guān)碩士學(xué)位論文 前5條

1 索迪;虛擬實(shí)驗(yàn)系統(tǒng)中嵌入式內(nèi)核仿真技術(shù)的研究[D];北京郵電大學(xué);2011年

2 金方其;可重配置的時(shí)鐘精確嵌入式處理器仿真平臺(tái)的研究[D];浙江大學(xué);2006年

3 楊軍麗;星載設(shè)備嵌入式軟件可靠性仿真測試方法設(shè)計(jì)[D];中國科學(xué)院研究生院（空間科學(xué)與應(yīng)用研究中心）;2007年

4 陳建;基于Skyeye仿真ARM平臺(tái)和μC/OS-Ⅱ的視頻傳輸研究[D];天津工業(yè)大學(xué);2008年

5 柏琦峰;基于V850/MS1硬件系統(tǒng)模擬器的研究與實(shí)現(xiàn)[D];浙江大學(xué);2010年

，

本文編號(hào)：1378392