本文關(guān)鍵詞：多核處理器可重構(gòu)Cache功耗計(jì)算方法的研究　出處：《計(jì)算機(jī)科學(xué)》2014年S1期 　論文類(lèi)型：期刊論文

  更多相關(guān)文章： 多核處理器 動(dòng)態(tài)重構(gòu) Cache 功耗

【摘要】：多核動(dòng)態(tài)可重構(gòu)Cache是解決Cache功耗困擾的一個(gè)重要方法�，F(xiàn)有Cache功耗模擬器并不能很好地支持多核動(dòng)態(tài)可重構(gòu)Cache功耗研究,通過(guò)對(duì)多核動(dòng)態(tài)可重構(gòu)Cache的功耗模型進(jìn)行研究,找到了計(jì)算可重構(gòu)Cache的方法和思路,應(yīng)用CACTI來(lái)分別構(gòu)建各個(gè)組成結(jié)構(gòu)的Cache功耗模型,以較為準(zhǔn)確地測(cè)算可重構(gòu)Cache的功耗。在Simics模擬器下構(gòu)建動(dòng)態(tài)可重構(gòu)Cache,運(yùn)行測(cè)試程序,對(duì)比傳統(tǒng)的體系結(jié)構(gòu),可重構(gòu)Cache的功耗能夠得到10.4%的降低。同時(shí),實(shí)驗(yàn)中發(fā)現(xiàn)功耗的降低不僅僅是動(dòng)態(tài)可重構(gòu)Cache貢獻(xiàn)的,而是由系統(tǒng)綜合產(chǎn)生的,因此在低功耗設(shè)計(jì)中,要綜合考慮整體系統(tǒng)的功耗和性能,避免片面地考慮Cache結(jié)構(gòu)而導(dǎo)致整體功耗的提高。
[Abstract]:Multi core dynamic reconfigurable Cache is an important method to solve the problems. The existing Cache power Cache power simulator and reconfigurable Cache power research can not be a good way to support multiple nuclear dynamics, through the research on the power model of multi-core dynamic reconfigurable Cache, find the calculation methods and ideas to reconstruct Cache, using CACTI to construct the Cache model of each power structure respectively, to accurately measure the reconfigurable Cache power consumption. In the Simics simulator to construct dynamic reconfigurable Cache architecture, run the test program, compared with the traditional power, can be reconstructed by the Cache can be reduced 10.4%. At the same time, experiments showed that the reduction in power consumption is not only dynamic the reconstruction of Cache contribution, but by the system, so in the design of low power consumption, power consumption should be considered and the performance of the overall system, avoid one-sided consideration of Cache structure As a result, the overall power consumption is improved.

【作者單位】： 北京工業(yè)大學(xué)計(jì)算機(jī)學(xué)院;
【基金】：國(guó)家自然科學(xué)基金(61202076) 北京市教委科技計(jì)劃面上項(xiàng)目(KM201210005022)資助
【分類(lèi)號(hào)】：TP332
【正文快照】： 1引言隨著半導(dǎo)體技術(shù)的發(fā)展,微處理器的新結(jié)構(gòu)與設(shè)計(jì)層出不窮。在計(jì)算機(jī)處理器發(fā)展過(guò)程中性能提高的主要原因得益于時(shí)鐘周期的縮短,指令訪問(wèn)的局部性原理也使微處理器的性能得到了顯著的提高。伴隨高性能處理器的快速發(fā)展,體系結(jié)構(gòu)功耗問(wèn)題也愈加顯著。時(shí)鐘頻率是性能提高的必

【相似文獻(xiàn)】

相關(guān)期刊論文 前10條

1 李健航,潘孝梅;Pentium體系結(jié)構(gòu)簡(jiǎn)介[J];微型機(jī)與應(yīng)用;1994年10期

2 戴梅萼,史嘉權(quán);計(jì)算機(jī)系統(tǒng)存儲(chǔ)體設(shè)計(jì)技術(shù)的探討[J];微型機(jī)與應(yīng)用;1995年03期

3 周軍;病毒能藏在CMOS和CACHE中嗎?[J];電腦愛(ài)好者;1998年12期

4 尚毅,向旭光;怎樣使奔騰586奔起來(lái)[J];實(shí)驗(yàn)技術(shù)與管理;1996年02期

5 周，

本文編號(hào)：1369982