本文關(guān)鍵詞：異構(gòu)多核系統(tǒng)中協(xié)處理器優(yōu)化　出處：《合肥工業(yè)大學(xué)》2015年碩士論文　論文類(lèi)型：學(xué)位論文

  更多相關(guān)文章： 異構(gòu)多核 協(xié)處理器 指令多發(fā)射 動(dòng)態(tài)調(diào)度

【摘要】：隨著集成電路工藝技術(shù)的進(jìn)步和對(duì)芯片更高性能的需求,傳統(tǒng)的通過(guò)走不斷小型化的路線來(lái)提升主頻從而獲得性能的提升的方法已經(jīng)不能滿(mǎn)足設(shè)計(jì)需求,片上多核系統(tǒng)(MPSoC)技術(shù)應(yīng)運(yùn)而生。相對(duì)于單處理器系統(tǒng)而言,多核系統(tǒng)具有低功耗、高并行度的優(yōu)勢(shì)。多核處理器的出現(xiàn)將微處理器的發(fā)展從追求單核心更高主頻變?yōu)樽非蟾嗟奶幚砥骱恕哟位�、可拓展的大陣列將成為多核系統(tǒng)的發(fā)展方向。本文的研究對(duì)象就是一種基于NoC網(wǎng)絡(luò)的小核大陣列SoC系統(tǒng)。在多核系統(tǒng)平臺(tái)中,浮點(diǎn)協(xié)處理器的加入能夠提高特殊運(yùn)算的效率,提供更大的發(fā)揮空間給主處理器。同時(shí)給予軟件編程足夠的自由度,使多核編程簡(jiǎn)化,能夠更好的處理子任務(wù)的控制,利于核間的協(xié)同合作,提高多核系統(tǒng)的整體性能。論文的主要工作如下：首先,分析異構(gòu)多核系統(tǒng)下協(xié)處理器的設(shè)計(jì)需求,對(duì)已有協(xié)處理器的不足分析,并尋找改進(jìn)方法。其次,通過(guò)研究亂序多發(fā)射計(jì)算機(jī)體系,設(shè)計(jì)了一種能夠應(yīng)用到面向高密度計(jì)算,能夠進(jìn)行批量運(yùn)算及雜散運(yùn)算的協(xié)處理器上的指令亂序多發(fā)射方案。最后,根據(jù)協(xié)處理優(yōu)化方案完成RTL設(shè)計(jì)并實(shí)現(xiàn),通過(guò)實(shí)驗(yàn)對(duì)系統(tǒng)性能進(jìn)行分析及評(píng)估,證明了該優(yōu)化設(shè)計(jì)的性能優(yōu)勢(shì)和實(shí)用性。
[Abstract]:With the progress of the integrated circuit technology and the demand for higher performance of the chip, the traditional method of improving the main frequency by continuously miniaturizing has been unable to meet the design requirements. Multi-core system on chip (MPSoC) technology emerges as the times require. Compared with single-processor system, multi-core system has low power consumption. The advantage of high parallelism. The emergence of multi-core processors will change the development of microprocessors from the pursuit of single-core higher main frequency to the pursuit of more processor cores. Extensible large array will become the development direction of multi-core system. The research object of this paper is a small core large array SoC system based on NoC network. The addition of floating-point coprocessor can improve the efficiency of special operation, and provide more space for the main processor. At the same time, it gives the software programming enough freedom to simplify the multi-core programming. It can better control the sub-tasks, facilitate the cooperation between cores, improve the overall performance of multi-core systems. The main work of this paper is as follows: firstly, the design requirements of coprocessor in heterogeneous multi-core systems are analyzed. The shortcomings of the existing coprocessor are analyzed, and the improved method is found. Secondly, by studying the scrambled multi-transmission computer system, a new method which can be applied to high-density computing is designed. The instruction scrambling multi-transmission scheme on the coprocessor which can carry out batch operation and spurious operation. Finally, according to the coprocessing optimization scheme, the RTL design and implementation are completed, and the system performance is analyzed and evaluated through experiments. The performance advantages and practicability of the optimized design are proved.
【學(xué)位授予單位】：合肥工業(yè)大學(xué)
【學(xué)位級(jí)別】：碩士
【學(xué)位授予年份】：2015
【分類(lèi)號(hào)】：TP332

【相似文獻(xiàn)】

相關(guān)期刊論文 前10條

1 張雨濃;馬偉木;李克訥;易稱(chēng)福;;簡(jiǎn)述協(xié)處理器發(fā)展歷程及前景展望[J];中國(guó)科技信息;2008年13期

2 趙成彥;;80387協(xié)處理器的選購(gòu)與安裝[J];電腦愛(ài)好者;1995年07期

3 朱樟明,周端,楊銀堂,徐陽(yáng)揚(yáng);嵌入式協(xié)處理器初等函數(shù)的快速統(tǒng)一實(shí)現(xiàn)[J];電子與信息學(xué)報(bào);2004年02期

4 史焱,吳行軍;高速雙有限域加密協(xié)處理器設(shè)計(jì)[J];微電子學(xué)與計(jì)算機(jī);2005年05期

5 金釗;;32位嵌入式CPU中系統(tǒng)控制協(xié)處理器的設(shè)計(jì)與實(shí)現(xiàn)[J];電子設(shè)計(jì)應(yīng)用;2006年10期

6 吳康;;應(yīng)用安全協(xié)處理器構(gòu)建一個(gè)金融終端中的安全嵌入式系統(tǒng)[J];中國(guó)公共安全(綜合版);2006年06期

7 孫季豐;袁春林;盛艷青;劉斌;;一種通用安全協(xié)處理器[J];計(jì)算機(jī)工程;2008年22期

8 魏強(qiáng);金然;寇曉蕤;王清賢;;基于安全協(xié)處理器保護(hù)軟件可信運(yùn)行框架[J];計(jì)算機(jī)工程與設(shè)計(jì);2008年15期

9 孫俊杰;;閃存大佬推協(xié)處理器將閃存推向更廣闊市場(chǎng)[J];中國(guó)電子商情(基礎(chǔ)電子);2012年08期

10 張慧娟;;新型語(yǔ)音協(xié)處理器提升快速精確語(yǔ)言識(shí)別及處理能力[J];電子設(shè)計(jì)技術(shù);2012年09期

相關(guān)會(huì)議論文 前4條

1 歐慶于;張昌宏;;應(yīng)用安全協(xié)處理器構(gòu)建安全嵌入式系統(tǒng)[A];中國(guó)造船工程學(xué)會(huì)電子技術(shù)學(xué)術(shù)委員會(huì)2006學(xué)術(shù)年會(huì)論文集（上冊(cè)）[C];2006年

2 孟憲元;;FPGA實(shí)現(xiàn)DSP系統(tǒng)的結(jié)構(gòu)模型[A];全國(guó)第二屆嵌入式技術(shù)聯(lián)合學(xué)術(shù)會(huì)議論文集[C];2007年

3 龐博;張長(zhǎng)明;;基于CORDIC算法的數(shù)字協(xié)處理器設(shè)計(jì)與測(cè)試[A];2008年中國(guó)高校通信類(lèi)院系學(xué)術(shù)研討會(huì)論文集（下冊(cè)）[C];2009年

4 李建贏;王虹宇;洪朝群;姜巍;;PIC/MC模型在Intel Xeon Phi上的初步實(shí)現(xiàn)與優(yōu)化[A];第十六屆全國(guó)等離子體科學(xué)技術(shù)會(huì)議暨第一屆全國(guó)等離子體醫(yī)學(xué)研討會(huì)會(huì)議摘要集[C];2013年

相關(guān)重要報(bào)紙文章 前10條

1 記者 周源;英特爾首批至強(qiáng)融合協(xié)處理器問(wèn)世[N];網(wǎng)絡(luò)世界;2012年

2 沈文;AMD+ATI能否雙贏？[N];計(jì)算機(jī)世界;2006年

3 記者　 孫永杰;“核”戰(zhàn)何時(shí)休 客戶(hù)需求最重要[N];中國(guó)電子報(bào);2006年

4 《網(wǎng)絡(luò)世界》記者 周源;MIC：以后請(qǐng)叫我“Phi”[N];網(wǎng)絡(luò)世界;2012年

5 馬文方;AMD收購(gòu)ATi值不值？[N];中國(guó)計(jì)算機(jī)報(bào);2006年

6 Altera公司高級(jí)產(chǎn)品行銷(xiāo)經(jīng)理 Paul Ekas;FPGA協(xié)處理器優(yōu)化汽車(chē)信息系統(tǒng)設(shè)計(jì)[N];中國(guó)電子報(bào);2004年

7 ;TD-SCDMA手機(jī)采用協(xié)處理器[N];網(wǎng)絡(luò)世界;2001年

8 ;新品速遞[N];計(jì)算機(jī)世界;2001年

9 ;采用協(xié)處理器的TD-SCDMA手機(jī)設(shè)計(jì)[N];人民郵電;2001年

10 岳婷;AP面臨基帶和協(xié)處理器競(jìng)爭(zhēng)[N];中國(guó)電子報(bào);2007年

相關(guān)博士學(xué)位論文 前5條

1 鄭喬石;暗硅時(shí)代CoDA架構(gòu)可擴(kuò)展性及能效問(wèn)題研究[D];西北工業(yè)大學(xué);2015年

2 宋宇鯤;動(dòng)態(tài)可重構(gòu)協(xié)處理器研究[D];合肥工業(yè)大學(xué);2006年

3 杜學(xué)亮;定制指令與協(xié)處理器加速機(jī)制的研究[D];中國(guó)科學(xué)技術(shù)大學(xué);2009年

4 鄭裕峰;高速包分類(lèi)協(xié)處理器及網(wǎng)絡(luò)平臺(tái)研究[D];中國(guó)科學(xué)技術(shù)大學(xué);2007年

5 王榮華;動(dòng)態(tài)二進(jìn)制翻譯優(yōu)化研究[D];浙江大學(xué);2013年

相關(guān)碩士學(xué)位論文 前10條

1 宋陽(yáng);TD-LTE系統(tǒng)PUSCH信道關(guān)鍵技術(shù)及其實(shí)現(xiàn)[D];電子科技大學(xué);2015年

2 黃亞晴;基于FPGA矢量協(xié)處理器架構(gòu)的信號(hào)處理機(jī)研究[D];中國(guó)艦船研究院;2015年

3 楊靜;基于有限差分的心電模型模擬在CPU與多MIC協(xié)處理器平臺(tái)的并行與優(yōu)化[D];國(guó)防科學(xué)技術(shù)大學(xué);2013年

4 陳呈;面向MIC平臺(tái)的OpenACC實(shí)現(xiàn)與優(yōu)化關(guān)鍵技術(shù)研究[D];國(guó)防科學(xué)技術(shù)大學(xué);2013年

5 劉春;HINOC2.0 MAC協(xié)處理器的仿真與板級(jí)驗(yàn)證[D];西安電子科技大學(xué);2014年

6 梁志力;異構(gòu)多核系統(tǒng)中協(xié)處理器優(yōu)化[D];合肥工業(yè)大學(xué);2015年

7 龐博;高性能專(zhuān)用數(shù)字協(xié)處理器的設(shè)計(jì)與測(cè)試[D];電子科技大學(xué);2009年

8 淮侃;手機(jī)多媒體協(xié)處理器芯片的應(yīng)用與實(shí)現(xiàn)[D];西安電子科技大學(xué);2007年

9 金釗;64位高性能嵌入式CPU中系統(tǒng)協(xié)處理器的設(shè)計(jì)與實(shí)現(xiàn)[D];同濟(jì)大學(xué);2007年

10 范凱;基于動(dòng)態(tài)可重構(gòu)技術(shù)的陣列型協(xié)處理器架構(gòu)設(shè)計(jì)與實(shí)現(xiàn)[D];上海交通大學(xué);2010年

，

本文編號(hào)：1362772