發(fā)布時(shí)間：2017-11-23 03:18

  本文關(guān)鍵詞：多核處理器存儲(chǔ)資源管理建模與訪存帶寬管理優(yōu)化

  更多相關(guān)文章： 多核處理器 存儲(chǔ)資源 Gem5模擬器 DRAMSim2模擬器 訪存調(diào)度

【摘要】：多核處理器已成為微處理器的主流和未來(lái)的發(fā)展方向。在多核處理器中,除了“存儲(chǔ)墻”問(wèn)題外,存儲(chǔ)系統(tǒng)還面臨訪存帶寬有限、處理器核間訪存相互干擾、應(yīng)用行為多樣等挑戰(zhàn),如何有效管理多核處理器的存儲(chǔ)資源以提高處理器性能得到了廣泛研究。為了更好的對(duì)多核處理器存儲(chǔ)資源的管理進(jìn)行分析和優(yōu)化,需要對(duì)此進(jìn)行建模,構(gòu)建一個(gè)相應(yīng)的軟件模擬平臺(tái)。此外,在多核處理器中,有限的訪存帶寬已成為性能提升的瓶頸,需要對(duì)訪存請(qǐng)求進(jìn)行合理的調(diào)度,從而改善訪存帶寬的利用。本文提出對(duì)多核處理器存儲(chǔ)資源的管理進(jìn)行建模,以提供有效的多核處理器存儲(chǔ)資源管理分析和評(píng)估手段;在此基礎(chǔ)上,對(duì)多核處理器中一種重要的共享存儲(chǔ)資源——訪存帶寬的管理進(jìn)行優(yōu)化,提出一種預(yù)取請(qǐng)求感知的訪存調(diào)度策略。本文的主要工作包括:1.多核處理器存儲(chǔ)資源管理建模。分析并比較了當(dāng)前主流的處理器模擬器,在此基礎(chǔ)上,設(shè)計(jì)實(shí)現(xiàn)了一款多核處理器模擬器Gem5-M。Gem5-M模擬器是Gem5模擬器與DRAMSim2模擬器的集成,能夠詳細(xì)模擬內(nèi)存行為,彌補(bǔ)了Gem5模擬器不能真實(shí)模擬多核處理器內(nèi)存系統(tǒng)的缺陷。2.Gem5-M模擬器的評(píng)估。使用SPEC CPU2000測(cè)試程序,通過(guò)與Gme5模擬器進(jìn)行對(duì)比,評(píng)估了Gem5-M模擬器的模擬速度和模擬精度。由于加入了DRAMSim2模擬器,使得Gem5-M模擬器能夠更好的模擬內(nèi)存系統(tǒng),提高了模擬精度,而模擬速度降低并不明顯。3.訪存帶寬管理優(yōu)化。由于一些應(yīng)用程序在訪問(wèn)內(nèi)存時(shí),會(huì)因?yàn)闊o(wú)效預(yù)取請(qǐng)求的干擾,導(dǎo)致性能反而不如沒(méi)有預(yù)取機(jī)制時(shí)的性能,為此提出了一種預(yù)取請(qǐng)求感知的訪存調(diào)度策略,在正常請(qǐng)求優(yōu)先的情況下,讓等待時(shí)間超過(guò)某個(gè)閾值的預(yù)取請(qǐng)求直接被丟棄,減少無(wú)效預(yù)取請(qǐng)求的干擾。在Gem5-M模擬器上對(duì)該策略進(jìn)行了模擬評(píng)估,結(jié)果表明該策略能夠改善處理器性能。
【學(xué)位授予單位】：國(guó)防科學(xué)技術(shù)大學(xué)
【學(xué)位級(jí)別】：碩士
【學(xué)位授予年份】：2014
【分類號(hào)】：TP332

【參考文獻(xiàn)】

中國(guó)博士學(xué)位論文全文數(shù)據(jù)庫(kù) 前1條

1 徐傳福;計(jì)算機(jī)體系結(jié)構(gòu)高效并行性能模擬技術(shù)研究[D];國(guó)防科學(xué)技術(shù)大學(xué);2011年

，

本文編號(hào)：1217016