本文關(guān)鍵詞：高性能DSP內(nèi)核的綜合優(yōu)化與驗(yàn)證

  更多相關(guān)文章： 芯片內(nèi)核 層次化綜合 物理綜合 優(yōu)化權(quán)重 時(shí)鐘借用 定制觸發(fā)器 門控單元 多核 驗(yàn)證

【摘要】：FT-XXXX是國防科學(xué)技術(shù)大學(xué)自主研發(fā)的一款高性能多核DSP芯片,具有定浮點(diǎn)混合指令和自主設(shè)計(jì)的指令集結(jié)構(gòu),主要用于通信技術(shù)、圖像處理等嵌入式應(yīng)用。此芯片采用40nm工藝,主頻設(shè)計(jì)目標(biāo)為1GHz,片內(nèi)存儲(chǔ)容量達(dá)1MB。其中,內(nèi)核的性能直接制約著整個(gè)芯片的性能,因此內(nèi)核的優(yōu)化工作非常重要。本文的主要工作和創(chuàng)新點(diǎn)如下:1、本設(shè)計(jì)在進(jìn)行層次化綜合時(shí),提出了自動(dòng)抽取約束的方式來設(shè)置子模塊的約束,借助perl腳本,直接從頂層抽取出精確的約束,使得子模塊的約束設(shè)置一次性成功,不需要任何迭代就可以取得非常好的綜合結(jié)果,大大提高了工作效率。2、本設(shè)計(jì)啟用了物理綜合流程,并取得了顯著效果:使用spg流程進(jìn)一步提高了物理綜合與物理設(shè)計(jì)之間的時(shí)序一致性;對布局做了一定的處理;針對擁塞問題提出了可行的解決方法。3、綜合階段,本文在傳統(tǒng)的優(yōu)化方法的基礎(chǔ)上,提出并實(shí)現(xiàn)了時(shí)鐘借用自動(dòng)化的算法,這種算法可以使工具在綜合結(jié)束之后自動(dòng)進(jìn)行可行的時(shí)鐘借用,省去了手工分析時(shí)序、設(shè)置命令的麻煩,節(jié)省了人力資源,使工作效率得到了很大提高。4、本設(shè)計(jì)采用了定制的觸發(fā)器。針對標(biāo)準(zhǔn)單元庫中種類繁多的觸發(fā)器,本設(shè)計(jì)進(jìn)行了一定的篩選,只用其中特定種類特定倍數(shù)的六種觸發(fā)器進(jìn)行綜合,并且結(jié)果基本不會(huì)惡化。不僅方便了物理設(shè)計(jì)時(shí)對觸發(fā)器的掌控,而且大大減少了觸發(fā)器定制組的工作量。5、為了解決由于布局原因帶來的時(shí)序問題,本設(shè)計(jì)在綜合后的門級網(wǎng)表中手工插入了Feedthrough,使本設(shè)計(jì)在物理設(shè)計(jì)階段的時(shí)序、面積、功耗都有了很大改善。6、本文對本設(shè)計(jì)在各個(gè)階段進(jìn)行形式化驗(yàn)證時(shí)所遇到的問題進(jìn)行了分析解決。另外,針對工作過程中發(fā)現(xiàn)的一些問題進(jìn)行了分析,并給出了工程中所使用的解決辦法。目前,本芯片處于待流片階段,使用以上方法對其內(nèi)核進(jìn)行優(yōu)化以后,物理設(shè)計(jì)階段的建立時(shí)間已基本滿足要求。
【學(xué)位授予單位】：國防科學(xué)技術(shù)大學(xué)
【學(xué)位級別】：碩士
【學(xué)位授予年份】：2015
【分類號(hào)】：TP332

【參考文獻(xiàn)】

中國期刊全文數(shù)據(jù)庫 前5條

1 郭陽;甄體智;李勇;;YHFT-DX高性能DSP指令控制流水線設(shè)計(jì)與優(yōu)化[J];計(jì)算機(jī)工程與應(yīng)用;2010年07期

2 ;A parallel memory architecture for video coding[J];Journal of Zhejiang University(Science A:An International Applied Physics & Engineering Journal);2008年12期

3 簡貴胄,葛寧,馮重熙;靜態(tài)時(shí)序分析方法的基本原理和應(yīng)用[J];計(jì)算機(jī)工程與應(yīng)用;2002年14期

4 張軍,趙靜;DSP芯片的特點(diǎn)及其應(yīng)用[J];現(xiàn)代電子技術(shù);2001年11期

5 高梅國,何佩琨,王飛;數(shù)字信號(hào)處理器DSPs的發(fā)展[J];電子技術(shù)應(yīng)用;2000年05期

，

本文編號(hào)：1173284