發(fā)布時間：2017-11-10 10:08

  本文關(guān)鍵詞：低功耗異步80C51微處理器設(shè)計

  更多相關(guān)文章： NCL異步電路 80C51微處理器 低功耗 低電壓

【摘要】：低電壓是微處理器低功耗設(shè)計最有效的方法之一。工藝參數(shù)波動對電路延時的影響隨著電壓的降低而增大,同步電路需要保留額外的時序余量來保證其功能正確,由此導致的性能下降成為低電壓設(shè)計的瓶頸。異步電路通過握手保證時序的正確性,雖然面積開銷較大,但可以自適應工藝參數(shù)波動帶來的影響,在低電壓下具有高性能低功耗的特點,適合應用于低電壓微處理器設(shè)計。本文使用定制NCL(Null Convension Logic)單元與雙軌數(shù)據(jù)編碼設(shè)計了基于SMIC 40nm的低功耗異步80C51微處理器。首先根據(jù)異步電路的結(jié)構(gòu),建立異步電路的延時和功耗模型,論證了異步電路低電壓下相對同步電路性能和功耗上的優(yōu)勢。通過不同類型的異步電路模型對比,確定了采用NCL邏輯異步電路的技術(shù)路線。其次,異步80C51微處理器設(shè)計使用了全新的精簡三級流水架構(gòu),簡化了流水線結(jié)構(gòu),增加了組合邏輯的級數(shù),降低了局部工藝參數(shù)波動對延時的影響,并降低了功耗。在寄存器堆設(shè)計中,通過對寄存器堆中相同功能的寄存器進行合并,降低了寄存器堆的功耗。采用分支電路優(yōu)化的方法,對微處理器中電路中的冗余反饋邏輯進行了精簡,降低了分支電路中寄存器的功耗。運算單元采用了Wavefront steering技術(shù)優(yōu)化了組合邏輯,提高了微處理器的能效。最后使用靜態(tài)邏輯設(shè)計了NCL單元庫,優(yōu)化了單元尺寸,并基于UNCLE工具完成異步80C51微處理器的綜合。搭建了異步電路仿真驗證平臺,以同步80C51為參照,對異步80C51的性能和功耗進行了對比。在0.6V工作電壓,異步80C51的能量延時積相對同步80C51有14.2%的提升。最后驗證了異步微處理器性能功耗隨電壓的變化,結(jié)果表明,在更低的電壓下,異步80C51相對同步80C51在性能和功耗上都有著更加明顯的優(yōu)勢。
【學位授予單位】：東南大學
【學位級別】：碩士
【學位授予年份】：2016
【分類號】：TP332

【相似文獻】

中國期刊全文數(shù)據(jù)庫 前10條

1 ;限定引腳的微處理器設(shè)計[J];世界電子元器件;2002年04期

2 迎九;創(chuàng)新的方法——微處理器設(shè)計之父談創(chuàng)新[J];電子產(chǎn)品世界;2004年21期

3 馬婉良,高德遠,張盛兵;微處理器設(shè)計中提高訪存效率的一種方法[J];西北工業(yè)大學學報;1999年03期

4 陳微;戴葵;劉芳;;可靠性微處理器設(shè)計關(guān)鍵技術(shù)研究[J];華中科技大學學報(自然科學版);2005年S1期

5 周崇經(jīng),侯大慶;語音子帶編碼中正交鏡象濾波器的微處理器設(shè)計與實現(xiàn)[J];東北工學院學報;1985年03期

6 朱宇耀;蘇凱雄;陳建;;微處理器設(shè)計中的時序驗證及優(yōu)化[J];現(xiàn)代電子技術(shù);2012年08期

7 彭瑞華;陳濤;付宇卓;;一種基于混合頻率的微處理器設(shè)計方法[J];上海交通大學學報;2007年08期

8 胡偉武;李國杰;;納米級工藝對微處理器設(shè)計的挑戰(zhàn)[J];中國集成電路;2008年07期

9 李述良;馮杰;劉文進;漆進峰;;基于S3C2440A嵌入式系統(tǒng)的硬件設(shè)計[J];黃岡師范學院學報;2009年03期

10 沈青祁;;一種防作弊加油機微處理器設(shè)計與應用[J];中國集成電路;2014年07期

中國重要報紙全文數(shù)據(jù)庫 前2條

1 羅鼎;AMD聯(lián)姻科技部 劍指中國市場[N];中國高新技術(shù)產(chǎn)業(yè)導報;2005年

2 記者 陳和利;AMD向中國轉(zhuǎn)讓核心微處理器設(shè)計技術(shù)[N];科技日報;2005年

中國博士學位論文全文數(shù)據(jù)庫 前4條

1 曹宏嘉;面向微處理器設(shè)計的動態(tài)二進制翻譯技術(shù)研究[D];國防科學技術(shù)大學;2005年

2 王蕾;異步嵌入式微處理器設(shè)計與分析關(guān)鍵技術(shù)研究[D];國防科學技術(shù)大學;2006年

3 任洪廣;數(shù)據(jù)驅(qū)動異步微處理器設(shè)計關(guān)鍵技術(shù)研究[D];國防科學技術(shù)大學;2012年

4 夏軍;32位RISC微處理器設(shè)計研究[D];華中科技大學;2004年

中國碩士學位論文全文數(shù)據(jù)庫 前10條

1 奚錦程;低功耗異步80C51微處理器設(shè)計[D];東南大學;2016年

2 覃芳艷;CPADSE:一種微處理器設(shè)計空間探索加速方法[D];國防科學技術(shù)大學;2015年

3 劉濤;16位微處理器設(shè)計[D];西安電子科技大學;2006年

4 陳微;高可靠微處理器設(shè)計關(guān)鍵技術(shù)研究與實現(xiàn)[D];國防科學技術(shù)大學;2006年

5 尤菲菲;32位嵌入式RISC微處理器設(shè)計[D];哈爾濱理工大學;2008年

6 李德惠;基于異步語言Balsa的異步微處理器設(shè)計研究[D];西安電子科技大學;2013年

7 李常;嵌入式MIPS微處理器設(shè)計[D];清華大學;2010年

8 陳海民;密碼嵌入式微處理器設(shè)計與實現(xiàn)研究[D];解放軍信息工程大學;2011年

9 李智;32位RISC嵌入式微處理器設(shè)計[D];電子科技大學;2003年

10 劉政;一種基于8051的安全加密微處理器設(shè)計與實現(xiàn)[D];華中科技大學;2009年

，

本文編號：1166164