本文關(guān)鍵詞：八位MCU的UART設(shè)計

  更多相關(guān)文章： UART MCU 異步 同步 波特率

【摘要】：UART是用來將傳輸數(shù)據(jù)由并行格式轉(zhuǎn)變成串行格式,或?qū)鬏敂?shù)據(jù)由串行格式轉(zhuǎn)變成并行格式。單片機(jī)的功能越來越強(qiáng)大,應(yīng)用性越來越強(qiáng),應(yīng)用范圍也越來越廣,基于應(yīng)用過程中通信的需求,現(xiàn)在絕大部分MCU芯片也都集成有UART功能。如果MCU芯片中沒有集成UART,通信時則需要軟件實現(xiàn)UART功能,這將占用CPU時間而且比硬件實現(xiàn)UART價格高,而且這使得MCU芯片與別的處理器之間進(jìn)行的數(shù)據(jù)傳輸變得比較復(fù)雜。為了使MCU在進(jìn)行通信時有著很高的靈活性,我們可以在進(jìn)行MCU的設(shè)計時就直接集成UART模塊,并能保證可靠性和穩(wěn)定性�，F(xiàn)在數(shù)字IC的設(shè)計基本上都是采用自頂向下的設(shè)計方法,編寫硬件描述語言對硬件功能逐層的進(jìn)行描述,利用仿真軟件對設(shè)計進(jìn)行逐層的功能驗證。在前仿真沒有問題后,就可以用綜合工具將其中需轉(zhuǎn)變?yōu)榫唧w電路的模塊組合綜合到器件庫所對應(yīng)的門級電路網(wǎng)表。然后,利用自動布局布線工具再將網(wǎng)表轉(zhuǎn)換為需要實現(xiàn)的實際電路布線結(jié)構(gòu)。在進(jìn)行數(shù)據(jù)通信時,要遵循數(shù)據(jù)通信協(xié)議,這樣才能保證數(shù)據(jù)通信的正確性與可靠性。在進(jìn)行接收數(shù)據(jù)時,UART對外部串行發(fā)送來的數(shù)據(jù)進(jìn)行接收,在接收完成時產(chǎn)生接收中斷標(biāo)志,并將傳輸數(shù)據(jù)由串行格式轉(zhuǎn)變成并行格式,還可驗證接收到數(shù)據(jù)的正確性。在進(jìn)行數(shù)據(jù)的發(fā)送時,UART會將從發(fā)送緩沖寄存器讀取的并行數(shù)據(jù)轉(zhuǎn)變成串行格式,并在一幀有效數(shù)據(jù)前附加上一位起始位,在有效數(shù)據(jù)位之后加上一位可選的奇偶校驗位和一位停止位,并在發(fā)送完成時產(chǎn)生發(fā)送中斷標(biāo)志,可以驗證發(fā)送數(shù)據(jù)的正確性。本文所設(shè)計的UART是集成在一個8位單片機(jī)上一個模塊,擁有高精度的波特率發(fā)生器。該UART有四種工作模式可供選擇,以滿足不同應(yīng)用環(huán)境下的通信需求。模式0是8位同步模式,波特率為系統(tǒng)時鐘頻率的1/12。模式1是8位異步模式,波特率可通過定時器1或定時器2確定。模式2是9位異步模式,波特率為系統(tǒng)時鐘頻率的1/32或1/64。模式3是9位異步模式,波特率可通過定時器1或定時器2確定。UART的發(fā)送和接收中斷標(biāo)志是相互獨立的,并能夠?qū)崿F(xiàn)奇偶校驗,異步串行數(shù)據(jù)的收發(fā)是全雙工的,還能夠工作在多主機(jī)通信模式。通過仿真和測試,驗證了UART在8位MCU上的功能的正確性,能夠滿足應(yīng)用的需求。隨著集成電路產(chǎn)業(yè)的發(fā)展,IC設(shè)計技術(shù)越來越先進(jìn),低功耗設(shè)計的重要性也越來越明顯。本UART在進(jìn)行設(shè)計時,對低功耗設(shè)計的考慮只進(jìn)行了一點,所以本設(shè)計可以在這方面做進(jìn)一步的優(yōu)化和探索。
【關(guān)鍵詞】：UART MCU 異步 同步 波特率
【學(xué)位授予單位】：西安電子科技大學(xué)
【學(xué)位級別】：碩士
【學(xué)位授予年份】：2015
【分類號】：TP368.1
【目錄】：

• 摘要5-7
• ABSTRACT7-12
• 符號對照表12-13
• 縮略語對照表13-16
• 第一章 緒論16-20
• 1.1 選題背景和現(xiàn)實意義16-17
• 1.2 UART現(xiàn)狀17
• 1.3 MCU現(xiàn)狀17-18
• 1.4 論文的主要工作和結(jié)構(gòu)18-20
• 第二章 MCU的UART設(shè)計原理20-44
• 2.1 串行異步通信協(xié)議20-26
• 2.1.1 串.通信概念20-23
• 2.1.2 串行異步通信協(xié)議23-26
• 2.2 MCU結(jié)構(gòu)26-37
• 2.2.1 中央處理器（CPU）26-28
• 2.2.2 存儲器28-29
• 2.2.3 I/O端29
• 2.2.4 中斷控制器29-30
• 2.2.5 時鐘系統(tǒng)30-31
• 2.2.6 供電系統(tǒng)31-32
• 2.2.7 功耗管理32
• 2.2.8 復(fù)位32-33
• 2.2.9 數(shù)字子系統(tǒng)33-36
• 2.2.10模擬子系統(tǒng)36-37
• 2.3 硬件設(shè)計37-44
• 2.3.1 EDA技術(shù)37-38
• 2.3.2 硬件描述語言38-40
• 2.3.3 硬件設(shè)計流程40-41
• 2.3.4 仿真軟件VCS41-42
• 2.3.5 綜合軟件DC42-44
• 第三章 MCU的UART設(shè)計44-56
• 3.1 UART功能與框圖設(shè)計44-45
• 3.2 UART寄存器配置45-47
• 3.3 波特率發(fā)生器設(shè)計47-49
• 3.4 接收模塊設(shè)計49-51
• 3.5 發(fā)送模塊設(shè)計51-54
• 3.6 接收和發(fā)送中斷設(shè)計54
• 3.7 多主機(jī)通信模式設(shè)計54-56
• 第四章 UART的仿真與測試56-62
• 4.1 電路的仿真驗證56-61
• 4.2 UART的綜合61-62
• 第五章 總結(jié)與展望62-64
• 參考文獻(xiàn)64-66
• 致謝66-68
• 作者簡介68-69

【參考文獻(xiàn)】

中國期刊全文數(shù)據(jù)庫 前1條

1 陳永剛;楊海興;;基于FPGA的通用異步收發(fā)器的設(shè)計[J];蘭州交通大學(xué)學(xué)報;2010年01期

，

本文編號：1102489