本文關(guān)鍵詞：基于AMBA總線的SoC架構(gòu)優(yōu)化研究與設(shè)計(jì)

  更多相關(guān)文章： 片上系統(tǒng) 子集最優(yōu) 系統(tǒng)優(yōu)化 通信模型 AMBA總線

【摘要】：隨著大規(guī)模集成電路的迅速發(fā)展,系統(tǒng)芯片的架構(gòu)越發(fā)復(fù)雜。在相同的資源情況下,系統(tǒng)性能和系統(tǒng)架構(gòu)息息相關(guān)。優(yōu)秀的系統(tǒng)架構(gòu)設(shè)計(jì)方案對(duì)于提高系統(tǒng)性能可以起到事半功倍的效果。因此本課題以主流系統(tǒng)架構(gòu)——基于AMBA(Advanced Microcontroller Bus Architecture)的系統(tǒng)架構(gòu)為研究目標(biāo),力圖通過(guò)優(yōu)化共享AMBA總線的資源配置,從而優(yōu)化系統(tǒng)芯片性能。本課題研究了目前多核處理器的主流系統(tǒng)架構(gòu),對(duì)AMBA的總線結(jié)構(gòu)進(jìn)行詳細(xì)的分析和總結(jié)。在此研究基礎(chǔ)上,本課題建立了一套完整的系統(tǒng)架構(gòu)優(yōu)化方案,采用仿真模型與分析模型相結(jié)合,以降低系統(tǒng)通信延遲為提升系統(tǒng)性能的突破口。具體辦法主要是通過(guò)合理配置各個(gè)設(shè)備對(duì)總線資源的占用以提高總線的并行工作效率,從而降低事件傳輸?shù)难舆t周期,進(jìn)而達(dá)到提高系統(tǒng)性能的目的。具體工作內(nèi)容包括:(1)對(duì)系統(tǒng)架構(gòu)建立普適的仿真系統(tǒng)模型,其目的是可以快速地得到不同激勵(lì)情況下系統(tǒng)的通信狀況,以此便可以驗(yàn)證優(yōu)化算法的實(shí)際效果。(2)設(shè)計(jì)了延遲監(jiān)測(cè)IP(Intellectual Property)核,用來(lái)監(jiān)測(cè)系統(tǒng)架構(gòu)中各個(gè)主設(shè)備與從設(shè)備之間的通信狀況,包括系統(tǒng)運(yùn)行中各個(gè)主設(shè)備通信量的大小,以及各個(gè)主設(shè)備占用總線的周期數(shù)與申請(qǐng)總線仲裁的等待時(shí)間。(3)建立對(duì)應(yīng)的系統(tǒng)分析模型,通過(guò)系統(tǒng)分析模型的分析建立優(yōu)化系統(tǒng)架構(gòu)的相應(yīng)準(zhǔn)則。(4)通過(guò)分析模型提取通信數(shù)據(jù)圖與通信矩陣作為優(yōu)化算法的初始值。進(jìn)而通過(guò)子集最優(yōu)分配算法對(duì)系統(tǒng)進(jìn)行優(yōu)化,該算法主要通過(guò)優(yōu)化不同總線之間的轉(zhuǎn)接橋的通信量,來(lái)保證總線之間工作的并行性,以達(dá)到最后降低整個(gè)系統(tǒng)的通信延遲。為驗(yàn)證提出本文提出的系統(tǒng)架構(gòu)優(yōu)化方法,文章最后分別運(yùn)用單總線系統(tǒng)架構(gòu)、雙總線系統(tǒng)架構(gòu)與四總線系統(tǒng)架構(gòu)進(jìn)行完整的優(yōu)化步驟驗(yàn)證流程,證明本文提出的方法具有操作性強(qiáng)、高效靈活的優(yōu)點(diǎn)。通過(guò)對(duì)比優(yōu)化前后系統(tǒng)架構(gòu)與系統(tǒng)延遲周期的結(jié)果發(fā)現(xiàn)優(yōu)化算法取得了明顯的成效,優(yōu)化后系統(tǒng)的系統(tǒng)延遲有大幅度的下降,總線資源利用率得到大幅度的提升。
【關(guān)鍵詞】：片上系統(tǒng) 子集最優(yōu) 系統(tǒng)優(yōu)化 通信模型 AMBA總線
【學(xué)位授予單位】：南京航空航天大學(xué)
【學(xué)位級(jí)別】：碩士
【學(xué)位授予年份】：2014
【分類(lèi)號(hào)】：TP336
，

本文編號(hào)：1097901