本文關(guān)鍵詞：眾核處理器的并行編程模型性能分析與優(yōu)化

  更多相關(guān)文章： 眾核處理器 并行編程 任務(wù)并行 性能分析 調(diào)度框架

【摘要】：隨著集成電路制造工藝的進(jìn)步和需求推動(dòng),單片處理器包含的內(nèi)核數(shù)量將呈現(xiàn)持續(xù)增長(zhǎng)趨勢(shì),未來處理器芯片將集成上百乃至上千或者更多的處理器核,這類處理器通常被稱為眾核(Many-core)處理器。盡管并行編程、編譯技術(shù)及并行編程模型經(jīng)歷了幾十年的發(fā)展歷程,但與硬件技術(shù)快速發(fā)展相比,軟件技術(shù)進(jìn)展遲緩。眾核技術(shù)的快速發(fā)展,給并行應(yīng)用的開發(fā)、并行編程模型、編譯技術(shù)研究提出嚴(yán)峻挑戰(zhàn)。一方面,眾核并行編程難度大。與傳統(tǒng)串行程序相比,針對(duì)眾核處理器并行編程不僅需要考慮模塊劃分、邏輯結(jié)構(gòu)和程序控制,而且需要考慮數(shù)據(jù)劃分、線程同步、數(shù)據(jù)共享等一系列問題。在串行程序設(shè)計(jì)尚存在很多問題和挑戰(zhàn)的情況下,實(shí)現(xiàn)針對(duì)眾核處理器的高效并行編程將更加困難。因此,通過對(duì)現(xiàn)有并行編程模型在眾核系統(tǒng)上進(jìn)行性能分析,減少串行應(yīng)用向眾核系統(tǒng)并行程序轉(zhuǎn)化的復(fù)雜度,能夠?qū)崿F(xiàn)眾核系統(tǒng)的最大化并行性。另一方面,在眾核系統(tǒng)上進(jìn)行性能調(diào)優(yōu)困難。隨著處理器技術(shù)的不斷發(fā)展,眾核處理器片內(nèi)核規(guī)模數(shù)日益龐大,如何確保應(yīng)用程序性能和資源優(yōu)化利用面臨越來越多的挑戰(zhàn)。特別是,基于異構(gòu)眾核的新型計(jì)算機(jī)系統(tǒng),其結(jié)構(gòu)更為復(fù)雜,當(dāng)出現(xiàn)性能問題時(shí),難以快速地定位問題并進(jìn)行調(diào)優(yōu)。此外,由于異構(gòu)眾核設(shè)計(jì)的特殊性,通過將大量硬件資源顯式地交由軟件管理,使得系統(tǒng)的性能更加依賴于軟件實(shí)現(xiàn)技術(shù)。因此,如果不考慮眾核處理器系統(tǒng)的特點(diǎn),直接將傳統(tǒng)優(yōu)化方法應(yīng)用到眾核處理器系統(tǒng)中,勢(shì)必會(huì)造成眾核處理器的性能優(yōu)勢(shì)不能得到充分發(fā)揮,最終嚴(yán)重影響應(yīng)用程序的執(zhí)行效率。本論文圍繞眾核系統(tǒng)結(jié)構(gòu)并行編程模型展開研究,探索在眾核系統(tǒng)結(jié)構(gòu)上提升并行編程模型性能的調(diào)度優(yōu)化方法。首先介紹了幾種典型眾核并行編程模型;其次通過大量實(shí)驗(yàn)對(duì)其實(shí)際性能進(jìn)行詳細(xì)分析,并歸納總結(jié)出眾核并行編程模型實(shí)際面臨的性能優(yōu)化難點(diǎn)問題;最后選擇眾核系統(tǒng)并行編程模型的調(diào)度問題作為切入點(diǎn),基于動(dòng)態(tài)控制和反饋理論,對(duì)資源分配、任務(wù)執(zhí)行和運(yùn)行時(shí)系統(tǒng)等功能進(jìn)行了重組整合,提出了自適應(yīng)調(diào)度模型框架A-SYS系統(tǒng)。
【關(guān)鍵詞】：眾核處理器 并行編程 任務(wù)并行 性能分析 調(diào)度框架
【學(xué)位授予單位】：鄭州大學(xué)
【學(xué)位級(jí)別】：碩士
【學(xué)位授予年份】：2015
【分類號(hào)】：TP332
【目錄】：

• 摘要4-5
• Abstract5-11
• 1 引言11-20
• 1.1 研究背景11-12
• 1.2 研究現(xiàn)狀12-17
• 1.2.1 自動(dòng)并行化技術(shù)12-13
• 1.2.2 新型并行編程模型13-14
• 1.2.3 擴(kuò)展現(xiàn)有編程語(yǔ)言的編程模型14-17
• 1.3 論文的主要工作17-18
• 1.4 論文的組織結(jié)構(gòu)18-20
• 2 相關(guān)技術(shù)介紹20-33
• 2.1 眾核處理器20-24
• 2.1.1 眾核處理器概述20-21
• 2.1.2 眾核處理器發(fā)展21-22
• 2.1.3 眾核處理器體系架構(gòu)22-24
• 2.2 并行編程模型24-28
• 2.2.1 過程交互方式25-27
• 2.2.2 問題分解方式27-28
• 2.3 性能指標(biāo)28-31
• 2.3.1 加速比28-30
• 2.3.2 Amdahl定律30
• 2.3.3 內(nèi)存利用率30-31
• 2.3.4 CPU利用率31
• 2.3.5 系統(tǒng)吞吐量31
• 2.4 本章小結(jié)31-33
• 3 典型任務(wù)并行編程模型分析33-41
• 3.1 Cilk編程模型33-34
• 3.2 TBB編程模型34-35
• 3.3 OpenMP編程模型35-36
• 3.4 實(shí)驗(yàn)及分析36-39
• 3.4.1 實(shí)驗(yàn)環(huán)境36-37
• 3.4.2 實(shí)驗(yàn)結(jié)果37-39
• 3.4.3 實(shí)驗(yàn)結(jié)論39
• 3.5 本章小結(jié)39-41
• 4 任務(wù)并行編程模型自適應(yīng)調(diào)度算法41-52
• 4.1 細(xì)粒度任務(wù)并行編程模型41-42
• 4.2 A-SYS框架42-44
• 4.3 A-SYS運(yùn)行時(shí)資源自適應(yīng)調(diào)節(jié)44-46
• 4.4 實(shí)驗(yàn)及分析46-51
• 4.4.1 實(shí)驗(yàn)環(huán)境46-47
• 4.4.2 實(shí)驗(yàn)內(nèi)容47-50
• 4.4.3 實(shí)驗(yàn)結(jié)論50-51
• 4.5 本章小結(jié)51-52
• 5 總結(jié)與展望52-54
• 5.1 總結(jié)52-53
• 5.2 展望53-54
• 參考文獻(xiàn)54-57
• 個(gè)人簡(jiǎn)歷57-58
• 在學(xué)期間發(fā)表的學(xué)術(shù)論文58-59
• 致謝59

【相似文獻(xiàn)】

中國(guó)期刊全文數(shù)據(jù)庫(kù) 前10條

1 董仁舉;祝永志;;并行編程模型的研究與發(fā)展[J];計(jì)算機(jī)技術(shù)與發(fā)展;2011年01期

2 王蕾;崔慧敏;陳莉;馮曉兵;;任務(wù)并行編程模型研究與進(jìn)展[J];軟件學(xué)報(bào);2013年01期

3 胡晨駿;王曉蔚;;基于多核集群系統(tǒng)的并行編程模型的研究[J];計(jì)算機(jī)技術(shù)與發(fā)展;2008年04期

4 王文義;王晗;;基于多核與眾核結(jié)構(gòu)的并行編程模型研究[J];中原工學(xué)院學(xué)報(bào);2014年03期

5 李桂君;祝永志;;基于多核集群系統(tǒng)的并行編程模型的研究與實(shí)現(xiàn)[J];電腦知識(shí)與技術(shù);2013年10期

6 李文敬;李雙;元昌安;廖偉志;;基于多核機(jī)群的事務(wù)內(nèi)存并行編程模型的研究[J];小型微型計(jì)算機(jī)系統(tǒng);2014年08期

7 于方;;多核多線程并行編程模型研究及應(yīng)用[J];陰山學(xué)刊(自然科學(xué));2012年02期

8 周鋒;李旭偉;;一種改進(jìn)的MapReduce并行編程模型[J];科協(xié)論壇(下半月);2009年02期

9 劉穎;呂方;王蕾;陳莉;崔慧敏;馮曉兵;;異構(gòu)并行編程模型研究與進(jìn)展[J];軟件學(xué)報(bào);2014年07期

10 王惠春;朱定局;曹學(xué)年;樊建平;;基于SMP集群的混合并行編程模型研究[J];計(jì)算機(jī)工程;2009年03期

中國(guó)博士學(xué)位論文全文數(shù)據(jù)庫(kù) 前1條

1 陳榕;多核環(huán)境下面向數(shù)據(jù)并行編程模型的性能和可伸縮性研究[D];復(fù)旦大學(xué);2011年

中國(guó)碩士學(xué)位論文全文數(shù)據(jù)庫(kù) 前10條

1 吳保東;眾核處理器的并行編程模型性能分析與優(yōu)化[D];鄭州大學(xué);2015年

2 伊君翰;基于多核的并行編程模型[D];復(fù)旦大學(xué);2008年

3 李婷;一種平臺(tái)無(wú)關(guān)的并行編程模型的設(shè)計(jì)與實(shí)現(xiàn)[D];中國(guó)科學(xué)技術(shù)大學(xué);2014年

4 孫超;面向強(qiáng)數(shù)據(jù)依賴型應(yīng)用的并行編程模型研究[D];天津大學(xué);2012年

5 李泉龍;并行編程模型的確定性的證明方法及其應(yīng)用[D];中國(guó)科學(xué)技術(shù)大學(xué);2014年

6 劉哲雨;一種基于制導(dǎo)的并行編程模型及可視化交互式界面的研究[D];吉林大學(xué);2015年

7 周夢(mèng);基于多核嵌入式DSP的并行編程模型研究[D];西安電子科技大學(xué);2014年

8 陳波;基于CPU-GPU異構(gòu)平臺(tái)的性能優(yōu)化及多核并行編程模型的研究[D];中國(guó)科學(xué)技術(shù)大學(xué);2011年

9 鄭凌;基于CPU-FPGA的異構(gòu)多核系統(tǒng)設(shè)計(jì)及并行編程模型研究[D];西安電子科技大學(xué);2014年

10 余村;低功耗音頻DSP并行編程環(huán)境設(shè)計(jì)與實(shí)現(xiàn)[D];上海交通大學(xué);2013年

，

本文編號(hào)：1061254