本文關鍵詞：眾核處理器的并行編程模型性能分析與優(yōu)化

  更多相關文章： 眾核處理器 并行編程 任務并行 性能分析 調度框架

【摘要】：隨著集成電路制造工藝的進步和需求推動,單片處理器包含的內核數量將呈現持續(xù)增長趨勢,未來處理器芯片將集成上百乃至上千或者更多的處理器核,這類處理器通常被稱為眾核(Many-core)處理器。盡管并行編程、編譯技術及并行編程模型經歷了幾十年的發(fā)展歷程,但與硬件技術快速發(fā)展相比,軟件技術進展遲緩。眾核技術的快速發(fā)展,給并行應用的開發(fā)、并行編程模型、編譯技術研究提出嚴峻挑戰(zhàn)。一方面,眾核并行編程難度大。與傳統(tǒng)串行程序相比,針對眾核處理器并行編程不僅需要考慮模塊劃分、邏輯結構和程序控制,而且需要考慮數據劃分、線程同步、數據共享等一系列問題。在串行程序設計尚存在很多問題和挑戰(zhàn)的情況下,實現針對眾核處理器的高效并行編程將更加困難。因此,通過對現有并行編程模型在眾核系統(tǒng)上進行性能分析,減少串行應用向眾核系統(tǒng)并行程序轉化的復雜度,能夠實現眾核系統(tǒng)的最大化并行性。另一方面,在眾核系統(tǒng)上進行性能調優(yōu)困難。隨著處理器技術的不斷發(fā)展,眾核處理器片內核規(guī)模數日益龐大,如何確保應用程序性能和資源優(yōu)化利用面臨越來越多的挑戰(zhàn)。特別是,基于異構眾核的新型計算機系統(tǒng),其結構更為復雜,當出現性能問題時,難以快速地定位問題并進行調優(yōu)。此外,由于異構眾核設計的特殊性,通過將大量硬件資源顯式地交由軟件管理,使得系統(tǒng)的性能更加依賴于軟件實現技術。因此,如果不考慮眾核處理器系統(tǒng)的特點,直接將傳統(tǒng)優(yōu)化方法應用到眾核處理器系統(tǒng)中,勢必會造成眾核處理器的性能優(yōu)勢不能得到充分發(fā)揮,最終嚴重影響應用程序的執(zhí)行效率。本論文圍繞眾核系統(tǒng)結構并行編程模型展開研究,探索在眾核系統(tǒng)結構上提升并行編程模型性能的調度優(yōu)化方法。首先介紹了幾種典型眾核并行編程模型;其次通過大量實驗對其實際性能進行詳細分析,并歸納總結出眾核并行編程模型實際面臨的性能優(yōu)化難點問題;最后選擇眾核系統(tǒng)并行編程模型的調度問題作為切入點,基于動態(tài)控制和反饋理論,對資源分配、任務執(zhí)行和運行時系統(tǒng)等功能進行了重組整合,提出了自適應調度模型框架A-SYS系統(tǒng)。
【關鍵詞】：眾核處理器 并行編程 任務并行 性能分析 調度框架
【學位授予單位】：鄭州大學
【學位級別】：碩士
【學位授予年份】：2015
【分類號】：TP332
【目錄】：

• 摘要4-5
• Abstract5-11
• 1 引言11-20
• 1.1 研究背景11-12
• 1.2 研究現狀12-17
• 1.2.1 自動并行化技術12-13
• 1.2.2 新型并行編程模型13-14
• 1.2.3 擴展現有編程語言的編程模型14-17
• 1.3 論文的主要工作17-18
• 1.4 論文的組織結構18-20
• 2 相關技術介紹20-33
• 2.1 眾核處理器20-24
• 2.1.1 眾核處理器概述20-21
• 2.1.2 眾核處理器發(fā)展21-22
• 2.1.3 眾核處理器體系架構22-24
• 2.2 并行編程模型24-28
• 2.2.1 過程交互方式25-27
• 2.2.2 問題分解方式27-28
• 2.3 性能指標28-31
• 2.3.1 加速比28-30
• 2.3.2 Amdahl定律30
• 2.3.3 內存利用率30-31
• 2.3.4 CPU利用率31
• 2.3.5 系統(tǒng)吞吐量31
• 2.4 本章小結31-33
• 3 典型任務并行編程模型分析33-41
• 3.1 Cilk編程模型33-34
• 3.2 TBB編程模型34-35
• 3.3 OpenMP編程模型35-36
• 3.4 實驗及分析36-39
• 3.4.1 實驗環(huán)境36-37
• 3.4.2 實驗結果37-39
• 3.4.3 實驗結論39
• 3.5 本章小結39-41
• 4 任務并行編程模型自適應調度算法41-52
• 4.1 細粒度任務并行編程模型41-42
• 4.2 A-SYS框架42-44
• 4.3 A-SYS運行時資源自適應調節(jié)44-46
• 4.4 實驗及分析46-51
• 4.4.1 實驗環(huán)境46-47
• 4.4.2 實驗內容47-50
• 4.4.3 實驗結論50-51
• 4.5 本章小結51-52
• 5 總結與展望52-54
• 5.1 總結52-53
• 5.2 展望53-54
• 參考文獻54-57
• 個人簡歷57-58
• 在學期間發(fā)表的學術論文58-59
• 致謝59

【相似文獻】

中國期刊全文數據庫 前10條

1 董仁舉;祝永志;;并行編程模型的研究與發(fā)展[J];計算機技術與發(fā)展;2011年01期

2 王蕾;崔慧敏;陳莉;馮曉兵;;任務并行編程模型研究與進展[J];軟件學報;2013年01期

3 胡晨駿;王曉蔚;;基于多核集群系統(tǒng)的并行編程模型的研究[J];計算機技術與發(fā)展;2008年04期

4 王文義;王晗;;基于多核與眾核結構的并行編程模型研究[J];中原工學院學報;2014年03期

5 李桂君;祝永志;;基于多核集群系統(tǒng)的并行編程模型的研究與實現[J];電腦知識與技術;2013年10期

6 李文敬;李雙;元昌安;廖偉志;;基于多核機群的事務內存并行編程模型的研究[J];小型微型計算機系統(tǒng);2014年08期

7 于方;;多核多線程并行編程模型研究及應用[J];陰山學刊(自然科學);2012年02期

8 周鋒;李旭偉;;一種改進的MapReduce并行編程模型[J];科協論壇(下半月);2009年02期

9 劉穎;呂方;王蕾;陳莉;崔慧敏;馮曉兵;;異構并行編程模型研究與進展[J];軟件學報;2014年07期

10 王惠春;朱定局;曹學年;樊建平;;基于SMP集群的混合并行編程模型研究[J];計算機工程;2009年03期

中國博士學位論文全文數據庫 前1條

1 陳榕;多核環(huán)境下面向數據并行編程模型的性能和可伸縮性研究[D];復旦大學;2011年

中國碩士學位論文全文數據庫 前10條

1 吳保東;眾核處理器的并行編程模型性能分析與優(yōu)化[D];鄭州大學;2015年

2 伊君翰;基于多核的并行編程模型[D];復旦大學;2008年

3 李婷;一種平臺無關的并行編程模型的設計與實現[D];中國科學技術大學;2014年

4 孫超;面向強數據依賴型應用的并行編程模型研究[D];天津大學;2012年

5 李泉龍;并行編程模型的確定性的證明方法及其應用[D];中國科學技術大學;2014年

6 劉哲雨;一種基于制導的并行編程模型及可視化交互式界面的研究[D];吉林大學;2015年

7 周夢;基于多核嵌入式DSP的并行編程模型研究[D];西安電子科技大學;2014年

8 陳波;基于CPU-GPU異構平臺的性能優(yōu)化及多核并行編程模型的研究[D];中國科學技術大學;2011年

9 鄭凌;基于CPU-FPGA的異構多核系統(tǒng)設計及并行編程模型研究[D];西安電子科技大學;2014年

10 余村;低功耗音頻DSP并行編程環(huán)境設計與實現[D];上海交通大學;2013年

，

本文編號：1061254