發(fā)布時(shí)間：2017-10-17 03:16

  本文關(guān)鍵詞：基于HSA的Kaveri測(cè)試與優(yōu)化

  更多相關(guān)文章： CPU GPU AMD Kaveri 異構(gòu)系統(tǒng)架構(gòu)

【摘要】：CPU(Central Process Unit，中央處理器）作為計(jì)算機(jī)系統(tǒng)的核心部分，從最初的單核CPU，多核CPU，處理器廠商一直通過(guò)改進(jìn)工藝和增加核數(shù)的辦法來(lái)提高處理器的運(yùn)行速度，但是近些年CPU性能提高遇到了功耗和散熱的挑戰(zhàn)。同時(shí)GPU（Graphic Processing Unit，圖形處理器）在計(jì)算機(jī)系統(tǒng)中從最初的特定功能圖形渲染處理器，逐漸發(fā)展成可編程的并行處理器，并行計(jì)算能力越來(lái)越強(qiáng)，能夠以很好的性能-功耗比完成通用計(jì)算的任務(wù)。CPU-GPU的異構(gòu)計(jì)算在此基礎(chǔ)上成為最主流的異構(gòu)架構(gòu)，以低功耗和強(qiáng)大的并行計(jì)算能力獲得廣泛關(guān)注。傳統(tǒng)意義上的CPU和GPU是相互獨(dú)立的器件，必須依靠巨大的編程努力來(lái)實(shí)現(xiàn)數(shù)據(jù)傳輸。AMD公司推出一系列APU（Accelerated Processing Units，加速處理器），將CPU和GPU物理地集成到一起，實(shí)現(xiàn)了硬件上的第一次突破。2014年推出了基于HSA（Heterogenous System Architecture，異構(gòu)系統(tǒng)架構(gòu)）的APU Kaveri，它從根本上解決了CPU和GPU的數(shù)據(jù)通信問(wèn)題，是處理器歷史上一次重大突破。 論文分析了Kaveri的主要架構(gòu)，分別為CPU的核心架構(gòu)，GPU的最新架構(gòu)，以及備受矚目的HSA架構(gòu)的特性及關(guān)鍵技術(shù)hUMA(heterogenous Unified MemoryAccess，異構(gòu)統(tǒng)一內(nèi)存訪問(wèn))和hQ（heterogenous Queue，異構(gòu)隊(duì)列）等，探討了HSA的突破性改進(jìn)； 使用Kaveri A10-7850K組建計(jì)算機(jī)系統(tǒng)，并對(duì)其系統(tǒng)性能進(jìn)行軟件測(cè)試分析，通過(guò)軟件測(cè)試，可以看到與AMD上一代APU Trinity對(duì)比，計(jì)算性能以及整體性能都有超過(guò)20%的提高； 對(duì)Kaveri進(jìn)行HST（Hybrid System Test，混合系統(tǒng)測(cè)試）測(cè)試，根據(jù)產(chǎn)品特性和不同功能模塊設(shè)定合適的測(cè)試項(xiàng)目，設(shè)置測(cè)試條件，，包括溫度，電壓等參數(shù)。利用Linux下的C++、XML等編程語(yǔ)言生成適合在HST系統(tǒng)運(yùn)行的測(cè)試程序，并進(jìn)行編譯執(zhí)行。 將HST測(cè)試程序進(jìn)行量產(chǎn)測(cè)試，并收集測(cè)試結(jié)果，對(duì)不良比較高的SLT_EXECUTE_TIMEOUT和SLT_GPU_FUNCTIONAL_FAIL兩種不同類型的不良品進(jìn)行分析。通過(guò)分析找到產(chǎn)生不良的原因并制定測(cè)試的優(yōu)化方法，制定優(yōu)化步驟，重新制定測(cè)試程序。根據(jù)新的測(cè)試結(jié)果選擇新的優(yōu)化項(xiàng)目，并最終達(dá)到高于99%的良率。
【關(guān)鍵詞】：CPU GPU AMD Kaveri 異構(gòu)系統(tǒng)架構(gòu)
【學(xué)位授予單位】：蘇州大學(xué)
【學(xué)位級(jí)別】：碩士
【學(xué)位授予年份】：2014
【分類號(hào)】：TP332
【目錄】：

• 摘要4-6
• Abstract6-10
• 第一章 緒論10-16
• 1.1 課題的研究背景10-11
• 1.2 異構(gòu)計(jì)算簡(jiǎn)介11-13
• 1.3 國(guó)內(nèi)外的研究現(xiàn)狀13-14
• 1.4 課題的主要工作內(nèi)容14-16
• 第二章 Kaveri 架構(gòu)分析16-27
• 2.1 Kaveri CPU 及 GPU 的架構(gòu)16-19
• 2.1.1 Kaveri CPU 的架構(gòu)16-17
• 2.1.2 Kaveri GPU 的架構(gòu)17-19
• 2.2 HSA19-26
• 2.2.1 hUMA20-23
• 2.2.2 hQ23-26
• 2.3 本章小結(jié)26-27
• 第三章 異構(gòu)編程模型27-38
• 3.1 OpenCL 異構(gòu)計(jì)算27-28
• 3.2 OpenCL 編程規(guī)范28-30
• 3.3 HSA 架構(gòu)下的 OpenCL 編程模型30-36
• 3.3.1 OpenCL 2.0 和 HSA30-32
• 3.3.2 HSA 編程模型一致性32-33
• 3.3.3 HSA 隊(duì)列33-34
• 3.3.4 HSA 編程接口34-36
• 3.4 本章小結(jié)36-38
• 第四章 Kaveri 測(cè)試與優(yōu)化38-64
• 4.1 軟件性能測(cè)試41-46
• 4.1.1 通用性能測(cè)試42-44
• 4.1.2 多線程并行運(yùn)算測(cè)試44-45
• 4.1.3 游戲性能測(cè)試45
• 4.1.4 整體性能測(cè)試45-46
• 4.2 HST 性能測(cè)試與優(yōu)化46-62
• 4.2.1 HST 測(cè)試硬件及程序47
• 4.2.2 創(chuàng)建 Kaveri 的 HST 測(cè)試程序47-48
• 4.2.3 測(cè)試流程生成48-50
• 4.2.4 程序執(zhí)行流程50-52
• 4.2.5 程序編譯：52-53
• 4.2.6 HST 測(cè)試結(jié)果分析53-54
• 4.2.7 pk002/004/006 分析54-55
• 4.2.8 測(cè)試優(yōu)化55-62
• 4.3 本章小結(jié)62-64
• 第五章 總結(jié)與展望64-66
• 5.1 工作總結(jié)64
• 5.2 工作展望64-66
• 參考文獻(xiàn)66-67
• 致謝67-68

【共引文獻(xiàn)】

中國(guó)期刊全文數(shù)據(jù)庫(kù) 前2條

1 石林;;關(guān)于CPU+GPU異構(gòu)計(jì)算模式程序開(kāi)發(fā)中編程方法研究[J];科學(xué)大眾(科學(xué)教育);2014年10期

2 趙成龍;施慧彬;俞忻峰;;基于OpenCL的雙GPU基數(shù)排序算法[J];計(jì)算機(jī)與現(xiàn)代化;2015年01期

中國(guó)博士學(xué)位論文全文數(shù)據(jù)庫(kù) 前4條

1 龍柏;并行計(jì)算平臺(tái)上的數(shù)據(jù)索引技術(shù)研究[D];中國(guó)科學(xué)技術(shù)大學(xué);2011年

2 柴亞輝;基于FPGA的高性能計(jì)算架構(gòu)硬件任務(wù)與資源模型研究[D];上海大學(xué);2012年

3 楊蒙召;人體面部真實(shí)感快速渲染方法研究[D];哈爾濱工業(yè)大學(xué);2014年

4 王強(qiáng);異構(gòu)環(huán)境下的航空遙感影像協(xié)同存儲(chǔ)及處理關(guān)鍵技術(shù)研究[D];武漢大學(xué);2011年

本文編號(hào)：1046482