時(shí)間序列控制儀是武器外彈道多站點(diǎn)測試試驗(yàn)和戰(zhàn)斗部靜爆試驗(yàn)的重要技術(shù)裝備之一。論文總結(jié)了傳統(tǒng)時(shí)間序列控制儀優(yōu)缺點(diǎn),針對傳統(tǒng)時(shí)間序列控制儀延時(shí)通道少,智能化程度低,不便于攜帶,延時(shí)精度差的缺點(diǎn),按照某單位兵器試驗(yàn)要求,在模塊化設(shè)計(jì)思想的指導(dǎo)下,設(shè)計(jì)了一種多路時(shí)間序列控制儀。 1)論文研究和分析了現(xiàn)有時(shí)間序列控制技術(shù)的發(fā)展現(xiàn)狀,論述了時(shí)間序列控制儀的工作原理,采用單片機(jī)配合可編程邏輯器件的時(shí)序控制方法設(shè)計(jì)了多路時(shí)間序列控制儀的總體方案。 2)完成了多路時(shí)間序列控制儀硬件電路和時(shí)序控制邏輯電路設(shè)計(jì),對時(shí)序控制邏輯電路進(jìn)行了功能和時(shí)序仿真。多路時(shí)序控制儀硬件電路由主單片機(jī)控制單元、時(shí)序控制單元、輸入信號隔離單元、輸出信號隔離和驅(qū)動(dòng)單元組成。時(shí)序控制邏輯電路內(nèi)嵌到時(shí)序控制單元的FPGA內(nèi)部,完成輸入觸發(fā)信號的時(shí)序控制和延時(shí)時(shí)刻觸發(fā)信號的輸出,包括輸入觸發(fā)信號調(diào)理模塊、地址譯碼控制模塊、延時(shí)時(shí)間鎖存模塊、時(shí)序控制模塊和脈寬整形模塊。 3)設(shè)計(jì)了多路時(shí)序控制儀控制程序,由主單片機(jī)程序和從單片機(jī)程序組成,實(shí)現(xiàn)脫機(jī)模式和聯(lián)機(jī)模式下延時(shí)時(shí)間的獲取和裝載,控制儀器整體和各模塊的工作狀態(tài)。 4)設(shè)計(jì)了多路時(shí)間序...

【文章頁數(shù)】：67 頁

【學(xué)位級別】：碩士

【部分圖文】：

圖１時(shí)序控制儀組成框圖

圖１　時(shí)序控制儀組成框圖Ｆｉｇ．１�。裕瑁濉。猓欤铮悖搿。洌椋幔纾颍幔怼。铮妗。簦椋恚濉。螅澹瘢酰澹睿悖濉。悖铮睿簦颍铮欤欤澹颉　r(shí)序控制儀的工作流程分為測試準(zhǔn)備階段和測試執(zhí)行階段．測試準(zhǔn)備階段獲取各路延時(shí)時(shí)間并傳輸給相應(yīng)的時(shí)序控制電路模塊中，等待輸入觸發(fā)信號；測試執(zhí)行階段實(shí)現(xiàn)各....

圖２時(shí)序控制電路模塊組成框圖

８　第２期　　　　　　　　　　　　　倪晉平等：一種多路時(shí)間序列控制儀的設(shè)計(jì)與實(shí)現(xiàn)

圖３計(jì)數(shù)時(shí)序邏輯原理圖

圖３　計(jì)數(shù)時(shí)序邏輯原理圖Ｆｉｇ．３�。裕瑁濉。穑颍椋睿悖椋穑欤濉。铮妗。悖铮酰睿簦椋睿纭。簦澹恚穑铮颍幔臁。欤铮纾椋恪　±茫眩酰幔颍簦酰螈蜍浖淖詭У姆抡婀δ軐τ�(jì)數(shù)時(shí)序邏輯進(jìn)行時(shí)序仿真，其時(shí)序仿真如圖４所示，預(yù)設(shè)延時(shí)數(shù)據(jù)為５５，則對應(yīng)的延時(shí)時(shí)間為５．....

圖４計(jì)數(shù)時(shí)序邏輯時(shí)序仿真圖

邏輯電路的最終輸出，經(jīng)驅(qū)動(dòng)電路驅(qū)動(dòng)后，直接觸發(fā)測試設(shè)備工作．脈寬調(diào)整邏輯原理如圖５所示．圖５中，Ｕ１０為８位加法計(jì)數(shù)器，計(jì)數(shù)常數(shù)設(shè)置為２００．當(dāng)輸入信號到來時(shí)，Ｕ１３的Ｑ端跳變?yōu)楦唠娖剑眨保伴_始加計(jì)數(shù)；當(dāng)計(jì)數(shù)到２００時(shí)，ＣＯＵＴ輸出一脈沖信號，該信號經(jīng)Ｕ１１后對Ｕ１０和Ｕ１３清....

本文編號：3997774