敵我識(shí)別器通過(guò)詢(xún)問(wèn)-應(yīng)答過(guò)程判定出目標(biāo)的敵我屬性，在現(xiàn)代信息化戰(zhàn)爭(zhēng)中扮演著重要角色。敵我識(shí)別器從最開(kāi)始的基本模式（M1/M2/M3/MC）演變到加密模式（M4/M5）。其中，模式5在近年來(lái)被研究得越來(lái)越多，它在信號(hào)處理中加入MSK調(diào)制、正交擴(kuò)頻、信號(hào)編碼，以及現(xiàn)代加密技術(shù)，使得基于模式5的新型敵我識(shí)別器具有識(shí)別概率高、抗截獲性能好、抗干擾能力強(qiáng)等優(yōu)點(diǎn)。 本文介紹了新型敵我識(shí)別器的應(yīng)答機(jī)數(shù)字處理系統(tǒng)設(shè)計(jì)，從硬件架構(gòu)上分為中頻處理模塊和基帶處理模塊；按照敵我識(shí)別的工作模式進(jìn)行劃分，應(yīng)答機(jī)系統(tǒng)分為M1/M2/M3/MC信號(hào)處理模塊和M5信號(hào)處理模塊，主要功能為解析詢(xún)問(wèn)信號(hào)、生成應(yīng)答信號(hào)。本文從結(jié)構(gòu)上主要分為以下三部分的設(shè)計(jì)與實(shí)現(xiàn)： （1）對(duì)于M1/M2/M3/MC的信號(hào)處理，本文對(duì)詢(xún)問(wèn)信號(hào)譯碼算法進(jìn)行了改進(jìn)，在保證脈沖檢測(cè)效果的同時(shí)降低了實(shí)現(xiàn)復(fù)雜度，并對(duì)應(yīng)答信號(hào)編碼進(jìn)行設(shè)計(jì)。在FPGA中對(duì)基本模式的信號(hào)處理完成實(shí)現(xiàn)，并給出功能測(cè)試結(jié)果。 （2）對(duì)于模式5的信號(hào)處理，在接收端，重點(diǎn)介紹了本文提出的M5信號(hào)報(bào)頭同步算法和聯(lián)合Walsh-MSK解調(diào)算法。報(bào)頭同步算法在低信噪比情況下性能良好，而聯(lián)合...

【文章頁(yè)數(shù)】：95 頁(yè)

【學(xué)位級(jí)別】：碩士

【文章目錄】：
摘要
ABSTRACT
第一章 緒論
    1.1 敵我識(shí)別器的發(fā)展
    1.2 論文研究背景
    1.3 課題研究現(xiàn)狀
    1.4 論文研究工作及內(nèi)容安排
第二章 信號(hào)格式及應(yīng)答機(jī)工作原理介紹
    2.1 基本模式的信號(hào)格式
        2.1.1 詢(xún)問(wèn)信號(hào)格式
        2.1.2 應(yīng)答信號(hào)格式
    2.2 模式 5 的信號(hào)格式
        2.2.1 標(biāo)準(zhǔn)詢(xún)問(wèn)信號(hào)
        2.2.2 回復(fù)應(yīng)答信號(hào)
        2.2.3 報(bào)告應(yīng)答信號(hào)
    2.3 IFF 應(yīng)答機(jī)的功能
    2.4 本章小結(jié)
第三章 基本模式信號(hào)處理設(shè)計(jì)及實(shí)現(xiàn)
    3.1 詢(xún)問(wèn)信號(hào)譯碼設(shè)計(jì)
        3.1.1 有效脈沖檢測(cè)
        3.1.2 詢(xún)問(wèn)模式提取
    3.2 應(yīng)答信號(hào)編碼設(shè)計(jì)
    3.3 基本模式處理的 FPGA 實(shí)現(xiàn)
    3.4 本章小結(jié)
第四章 模式 5 關(guān)鍵處理算法設(shè)計(jì)
    4.1 模式 5 處理的流程
    4.2 模式 5 詢(xún)問(wèn)信號(hào)的報(bào)頭同步
        4.2.1 歸一化時(shí)域相關(guān)
        4.2.2 報(bào)頭規(guī)則判定
        4.2.3 算法仿真結(jié)果（MATLAB）
    4.3 模式 5 詢(xún)問(wèn)信號(hào)的數(shù)據(jù)解碼
        4.3.1 MSK 解調(diào)和 Walsh 解擴(kuò)
        4.3.2 聯(lián)合 Walsh-MSK 解調(diào)
        4.3.3 算法仿真結(jié)果（MATLAB）
    4.4 模式 5 應(yīng)答信號(hào)的生成
        4.4.1 編碼與擴(kuò)頻
        4.4.2 MSK 調(diào)制
    4.5 本章小結(jié)
第五章 模式 5 關(guān)鍵處理算法實(shí)現(xiàn)
    5.1 詢(xún)問(wèn)信號(hào)報(bào)頭同步算法的實(shí)現(xiàn)
    5.2 基本 MSK 解調(diào)算法的實(shí)現(xiàn)
        5.2.1 ML-Viterbi 解調(diào)的 DSP 實(shí)現(xiàn)
        5.2.2 ML-Viterbi 解調(diào)的 FPGA 實(shí)現(xiàn)
    5.3 聯(lián)合 WALSH-MSK 解調(diào)算法的實(shí)現(xiàn)
        5.3.1 聯(lián)合 Walsh-MSK 解調(diào)算法的 DSP 實(shí)現(xiàn)
        5.3.2 聯(lián)合 Walsh-MSK 解調(diào)算法的 FPGA 實(shí)現(xiàn)
    5.4 MSK 調(diào)制的實(shí)現(xiàn)
    5.5 本章小結(jié)
第六章 硬件關(guān)鍵設(shè)計(jì)和系統(tǒng)測(cè)試結(jié)果
    6.1 應(yīng)答機(jī)數(shù)字處理系統(tǒng)硬件設(shè)計(jì)
        6.1.1 整體硬件設(shè)計(jì)方案
        6.1.2 中頻處理模塊
        6.1.3 基帶處理模塊
    6.2 系統(tǒng)測(cè)試結(jié)果
        6.2.1 硬件系統(tǒng)測(cè)試
        6.2.2 基本模式的系統(tǒng)測(cè)試
        6.2.3 模式 5 處理算法的性能測(cè)試
    6.3 本章小結(jié)
第七章 總結(jié)與展望
    7.1 總結(jié)
    7.2 展望
致謝
參考文獻(xiàn)
個(gè)人簡(jiǎn)歷、攻碩期間取得的研究成果



本文編號(hào)：3752495