發(fā)布時間：2022-08-04 15:27

　　設計了一種基于ARM處理器和現(xiàn)場可編程門陣列（FPGA）的彈丸測速系統(tǒng)。充分利用FPGA的高速并行處理能力,進行多路觸發(fā)電平的捕獲,利用ARM進行邏輯控制與數(shù)據(jù)存儲交互。實驗結(jié)果表明:系統(tǒng)測速的精度在2%以內(nèi),滿足實際工程應用的要求。 

【文章頁數(shù)】：3 頁

【文章目錄】：
0 引言
1 系統(tǒng)總體分析
    1.1 不同測試靶的需求分析
    1.2 測量時間數(shù)量級計算
    1.3 原始測試波形特性考慮
2 系統(tǒng)硬件設計
    2.1 測速儀硬件總體設計
    2.2 電源設計
    2.3 計數(shù)器設計與CPU設計
    2.4 數(shù)據(jù)存儲
    2.5 顯示交互設計
    2.6 2.4 G串口通信設計
    2.7 主動靶通用測試接口與可拆卸測試接口設計
3 系統(tǒng)軟件設計
    3.1 邏輯控制與數(shù)據(jù)存儲交互模塊
    3.2 多路觸發(fā)電平捕獲器模塊
4 系統(tǒng)測試結(jié)果
5 結(jié)束語



本文編號：3669796